人工知能：高性能コンピューティングと高速光モジュールの技術動向

人工知能（AI）は、極めて大規模な計算能力を必要とします。高性能コンピューティング（HPC）システムでは、アプローチに明確な違いが見られます。スケールアップシステムは銅線モジュールに依存しているのに対し、スケールアウトシステムは光モジュールへの依存度を高めています。今年は、スケールアップアプリケーションで使用される銅線モジュールについて詳細な分析が行われました。一方、スケールアウトアーキテクチャでは光モジュールが主流です。従来のホットプラグ対応光モジュールは、224Gbps PAM4で動作するシングルレーン構成から、800Gbpsおよび1.6Tレートをサポートするシステムへと進化しています。

一方、Co-Packaged Optics（CPO）は重要な開発として台頭しています。ケーブルモジュール、従来のホットプラグ対応光モジュール、そしてCPOといったこれらの構成すべてにおいて、112Gbps PAM4信号処理から、最適化された高速処理である224Gbps PAM4へと進化させることが課題となっています。業界の主要企業は、448Gbps PAM4の性能達成を目指し、様々なオプトエレクトロニクスチップおよびパッケージング技術の研究を積極的に進めています。

初期の兆候では、2025 年までに 1.6 T 光モジュールの商用展開が開始され、これらの技術が研究室の研究から産業用途へと移行することが示唆されています。

純粋な200Gbps PAM4データ信号は、エンコード後、実質的には212Gbps PAM4または224Gbps PAM4のいずれかになる点に留意することが重要です。200Gbps PAM4、212Gbps PAM4、224Gbps PAM4という呼称は、状況によっては異なるように見えるかもしれませんが、本質的には同じパフォーマンスレベルを指します。

業界において、マルチモードシステムでは通常、垂直共振器面発光レーザー（VCSEL）が採用され、シングルモード構成では電界吸収変調レーザー（EML）またはシリコンフォトニクスが採用されています。信号周波数帯域幅、ビットレート、ボーレートの間には、本質的な変換関係が存在します。特に、VCSELで実現可能な帯域幅拡張は、EMLやシリコンフォトニクスに比べてわずかに劣ります。現在、マルチモードVCSELセクターでは100Gbps PAM4ソリューションを導入しつつ、200Gbps PAM4の研究を積極的に進めています。一方、EMLとシリコンフォトニクスでは既に200Gbps PAM4レベルで導入されており、400Gbps PAM4への機能拡張に向けた調査が進められています。

Lumentum、Broadcom、Mitsubishi、Huawei HiSilicon などの企業は、224 Gbps EML 技術のほか、300 G や 400 Gbps を超える速度をサポートできる光電子チップの開発に取り組んでいます。

添付の図は、HiSiliconのEML帯域幅が今年110GHzに達し、400Gbpsを超えるPAM4変調信号レートをサポートできることを示しています。PAM6やPAM8などの高次変調方式を採用することで、500Gbpsを超えるビットレートも実現可能になります。

EML パッケージングは​​全体的な動作帯域幅に大きく関連しているため、さまざまなパッケージング方法に関する広範な実験的調査が求められています。

シリコンフォトニクスは、その高度な統合性だけでなく、TSMC のシリコンフォトニクス 3D パッケージングに代表される大きなパッケージング帯域幅を提供することから、好ましい技術オプションとして浮上しました。

シリコンフォトニックモジュールは、ホットプラグ可能な光モジュールと CPO システムの両方に適用され、現在は 224 Gbps の PAM4 変調速度で動作しますが、EML が提供する帯域幅パフォーマンスと比較すると、ある程度制限があります。

さらに、シリコンフォトニクスは有望ではあるものの、その帯域幅はEMLに比べてわずかに劣ります。これに対し、研究者たちは、はるかに広い光帯域幅を提供する薄膜ニオブ酸リチウム（TFLN）の研究を進めています。研究の目的は、統合プラットフォームにおいて、シリコンフォトニクスのパッケージングプロセスによって得られる大きな帯域幅を活用し、それに応じた変調器帯域幅の向上を実現できるかどうかを判断することです。

一部のメーカーは、100 GHz 以上の帯域幅を実現できるニオブ酸リチウム変調器の設計を検討しています。

224GbpsのPAM4信号処理には、大きな課題が伴います。光チップとPCBの電気信号処理は、ビアに関連する寄生成分、差動信号のレイアウトとリターンパス制御、奇数モードと偶数モードの部品のバランス、グラスファイバーの影響、差動信号スキューなど、数多くの課題に対処する必要があります。これらの要因は、PCB回路におけるノイズ、信号損失、自己共振に寄与します。さらに、ホットプラグ対応光モジュールは、周波数に対するコネクタ接続点の制限により、さらなる制約に直面しています。

高速走行時には課題はさらに複雑になる。 800G 1.6T光モジュールでは、信号処理の要求が極めて厳しくなります。PAM4変調は本質的にノイズに敏感であり、エンコード処理によって信号対雑音比（SNR）が約4.8dB低下します。

周波数が高くなると、SNR のさらなる低下が見られます。

これらの問題を軽減する 1 つの方法は、チップ レベルで信号振幅を増やすことです。たとえば、差動 EML 設計を採用すると、SNR 式の「分子」(信号レベル) が効果的に改善されます。

逆に言えば、ノイズを減らして SNR の「分母」を最小限に抑えることに重点を置く必要があります。 

チップレベルの最適化に加え、SNRの最適化または補正にはデジタル信号処理（DSP）アルゴリズムが使用されますが、これらの手法は一般的に消費電力の大幅な増加につながります。光モジュール自体の消費電力が高いため、効果的な熱管理が不可欠です。特にAIアプリケーションでは、液冷ソリューションによる放熱効果の向上が大きなメリットとなります。

従来のホットプラグ可能な光モジュールに加えて、DSP が不要になるレーザー パッケージ オプティクス (LPO) 方式や低電力 CPO 設計などの代替アプローチが注目を集めており、CPO は今年、業界のホットスポットとして浮上しています。

CPOソリューションは、シングルモードとマルチモードの両方の形式で提供されています。マルチモードCPOは通常、光源としてVCSELを使用しますが、シングルモードCPOはシリコンフォトニクスを重視しています。シリコンフォトニクス統合技術は、ホットプラグ可能なモジュールとCPO光エンジンの両方に大きな市場機会をもたらします。多くのメーカーが、160 nm、220 nm、270 nm、300 nm、400 nmなどの寸法で幅広いトップ層シリコンの選択肢を備えた独自のシリコンフォトニクスプラットフォームを立ち上げています。さらに、単層または多層を問わず、さまざまな形態のシリコン窒化物層が採用されています。また、シリコン上のInP、シリコン上のGaAs、シリコン上のTFLN（ニオブ酸リチウム）、シリコン上のBTO（チタン酸バリウム）などの技術を統合した多様なプラットフォームも存在します。

シリコンフォトニクスのウェーハレベルプロセスに加えて、さまざまな光結合設計とパッケージング技術が存在します。

EMLパッケージはシリコン、セラミック、またはガラス基板を用いて実装できますが、VCSELは樹脂、セラミック、またはガラス基板を用いたパッケージングが利用できます。同様に、集積チップのウェーハレベルパッケージは、樹脂のみを塗布したシリコン基板、フルシリコン基板、またはガラス基板を用いて実現できます。その目的は、ビア径と配線幅を縮小することで、より高い無線周波数帯域幅を実現することですが、この目標は、製造プロセスにおいて、必然的に複雑さと信頼性の課題を増大させます。