Co-Packaged Optics (CPO) は、新しいタイプの光電子統合技術です。CPO は、高度なパッケージング技術に基づいており、光トランシーバー モジュールと ASIC (特定用途向け集積回路) チップを 1 つのパッケージに統合して、特定の機能を備えたマイクロシステムを形成します。
CPO 技術は、光信号入力とコンピューティング ユニット間の電気的相互接続長をさらに短縮します。これにより、光モジュールと ASIC チップ間の相互接続密度が向上するだけでなく、消費電力も低減されます。これは、将来のビッグ データ処理における大量データの高速伝送の問題に対する重要な技術的ソリューションです。

Ciscoのデータによると、2010年から2022年にかけて、世界のデータセンターのネットワークスイッチング帯域幅は80倍に増加しました。しかし、そのトレードオフとして、スイッチングチップの消費電力が8倍、光モジュールの消費電力が26倍、スイッチングチップのSerDes(シリアライザー/デシリアライザー)の消費電力が25倍に増加しました。光インターフェースはアナログデジタルハイブリッドSerDes技術に依存しているため、エネルギー効率はASIC部分よりも遅く進化しています。光インターフェースのビットあたりのコストと消費電力の削減率は、スイッチASICに比べてはるかに遅れています。消費電力をさらに削減するには、SerDesの距離を短くするか、SerDesの数を減らす必要があります。そのため、光相互接続システムアーキテクチャでは、OBO(オンボードオプティクス)、NPO(ニアパッケージオプティクス)、CPOなどの新しい技術が登場しています。
AI光通信時代のCPO業界における大きな変化
シリコンフォトニクス技術の加速開発、CPOシリコンフォトニクスエンジンの継続的な成熟
CPOの中核技術であるシリコンフォトニクスエンジンは、AI光通信時代に急速に成熟しています。シリコンフォトニクス技術は、フォトニクスとマイクロエレクトロニクスを統合するための理想的なプラットフォームです。「電子コンピューティング、光伝送」を特徴とする今日の情報化社会では、マイクロエレクトロニクス/オプトエレクトロニクスの技術的ボトルネックがますます明らかになっています。成熟したCMOSマイクロエレクトロニクスプロセスと互換性のあるシリコンベースのオプトエレクトロニクスは、フォトニクスとマイクロエレクトロニクスを統合するための最良のソリューションになると期待されています。現在のCPO光エンジンの主流ソリューションとして、シリコンフォトニクス技術の成熟は、CPOのさらなる発展を促進すると期待されています。

(1)シリコンフォトニクス技術の応用の観点から見ると、シリコンフォトニクス技術は、シリコンフォトニクスモジュール、CPO、OIO光エンジンの基盤技術として機能し、高速時代においては、シリコンフォトニクス光通信の拡大が、シリコンフォトニクスエンジン技術の成熟をさらに促進すると期待される。
光通信技術としてのシリコンフォトニクスは、AIGC(AI生成コンテンツ)の発展から最大限の恩恵を受けることが期待されています。チップ側(OIO)、デバイス側(CPO)、デバイス間光モジュール、データセンター間のコヒーレント光通信など、データセンターにおけるシリコンフォトニクス技術は、さらなる発展が見込まれています。

- シリコンフォトニクスの発展ペースの観点から、世界中の企業はシリコンフォトニクス技術の発展を積極的に推進し、シリコンフォトニクス産業チェーンをさらに改善しています。
現在、シリコンフォトニクス技術産業は発展途上であり、産業チェーンは徐々に形成されつつあります。最先端の研究機関、設計ツールプロバイダー、デバイスチップモジュールベンダー、ファウンドリ、IT企業、システム機器メーカー、ユーザーなど、さまざまな側面をカバーしています。2010年頃、シリコンフォトニクス研究システムは、学術機関主導からメーカー主導へと移行し始めました。シリコンフォトニクス技術には、いくつかの主要な開発モデルがあります。
- 国家プロジェクト支援:例えば、米国は2014年に「国家フォトニクスイニシアチブ」を立ち上げ、統合フォトニクス研究所の設立に資金を提供しました。その後、2015年に610億XNUMX万ドルの投資でAIMフォトニクス研究所が設立され、統合フォトニクスプラットフォームの標準化を図り、さまざまな産業チェーンセグメントを統合しました。その他の世界的な関連研究プロジェクトや機関には、EUのLetiシリコンフォトニクスモジュール量産研究プログラムがあります。
- IT 大手による投資: Intel や IBM などの企業は、2003 年頃からシリコン フォトニクス技術の研究に注力しており、長期的かつ多額の投資を行っています。
- 小規模スタートアップ: 当初はベンチャー キャピタルから資金提供を受け、その後、大企業に買収されて継続的な投資を受ける、シリコン フォトニクスの重要な開発モデルです。例としては、Acacia や SiFotonics などがあります。
- 新興スタートアップ: 新興スタートアップの中には、シリコンフォトニクスの開発に大きく貢献している企業もあります。

(3)シリコンフォトニクス産業の機会の観点から見ると、シリコンフォトニクスソリューションの繁栄は増加し続けており、企業がCPO業界に参入する好機を提供している。
第25回中国国際光電子博覧会(CIOE 2024)は、11年13月2024日からXNUMX日まで、深セン国際会議展示センターで開催されました。AIの推進により、光電子チップや光学デバイス/エンジンから光モジュールへの高速化への急速なアップグレードが加速しています。同時に、シリコンフォトニクス/CPO/薄膜ニオブ酸リチウム/コヒーレント光学に代表される新技術が継続的に成熟しています。その中でも、シリコンフォトニクス技術の成熟度と市場の注目度は大幅に高まり、多くの企業がシリコンフォトニクス技術に投資しています。
大手メーカーがCPOを積極的に導入し、業界の発展をさらに促進
大手チップメーカーは積極的に導入している CPOテクノロジー、シリコンフォトニクスCPOプロトタイプを継続的に発表しています。Intel、Broadcom、Raonvus、AMD、Marvell、Ciscoなどの大手チップメーカーは、さまざまなCPOソリューションを導入しており、最近のOFC展示会では、スイッチング容量の増加と消費電力の削減を実現したCPOプロトタイプを展示しました。NvidiaやTSMCなどの企業も、CPO計画を実証しました。一方では、シリコンフォトニクスエンジンに基づくCPO技術が主流のソリューションとして、シリコンフォトニクス技術の発展の恩恵を受ける可能性が高いと考えています。他方では、大手メーカーの参入により、CPO産業チェーンの改善と発展がさらに加速すると予想されます。
インテルは、プラガブル光モジュールとマイクロリング変調器の研究開発に積極的に取り組んでおり、2020年からはシリコンフォトニクスプロセスプラットフォームを活用し、マイクロリング変調器をベースにしたCPO(Co-Packaged Optics)システムの構築に取り組んでいます。「OFC 2020」カンファレンスでは、1.6Tbit/sのシリコンフォトニクスエンジンと12.8Tbit/sのプログラマブルイーサネットスイッチを統合し、アーキテクチャ設計では熱管理も考慮した初のCPOプロトタイプを発表しました。2024 IEEE ISSCCでは、インテルはCPOテクノロジーの最新の進歩を発表し、わずか4pl/bitの低システム消費電力で64x1.3Gb/sの信号伝送速度を実現しました。長年協力関係にある Intel と Ayar Labs は、Supercomputing 4 カンファレンスで、各チップレットで 2023 の光チャネルによる高速光通信を可能にする 64 つの SuperNova 光源をサポートした XNUMX つの XNUMXTb/s TeraPHY OIO チップレットを Intel Agilex FPGA に組み込んだことを披露しました。
Broadcomは「OFC 2022」カンファレンスで、25.6TbpsのTomahawk4スイッチチップと光エンジンを組み合わせた初のCPOスイッチを発表しました。2023年には、スイッチング容量5Tbps、消費電力わずか51.2W、サポートするStrata Tomahawk XGS5.5を発表しました。 800Gbps データ レート。「OFC 2024」カンファレンスで、Broadcom は業界初の 51.2Tbps CPO イーサネット スイッチである Bailly を顧客に提供したことを発表しました。この製品は、6.4 つの 5 Tbps シリコン フォトニクス光エンジンと StrataXGS Tomahawk70 スイッチ チップを統合し、光インターコネクトの電力消費を XNUMX% 削減し、シリコン面積効率を XNUMX 倍に高めます。
ラノバスは「OFC 2.0」カンファレンスで、Odinブランドのアナログ駆動CPO 2021アーキテクチャを発表しました。IBM、TE、Senkoと共同開発したこのアーキテクチャは、リタイミング機能を排除し、IC効率の高いシングルチップソリューションを実装することで、消費電力を40%削減し、コストを節約します。「OFC 2023」では、ラノバスは800GダイレクトドライブシリコンフォトニクスエンジンとAMDのFPGAチップの組み合わせを実演しました。
Marvellは「OFC 1.6」カンファレンスで、2022Tbit/sの帯域幅を持つ初のCPOプロトタイプを披露した。「OFC 2023」では、Marvellは51.2Tbit/sのスイッチングチップを発表した。
シスコは「OFC 25.6」で、CPO技術に基づく2023Tスイッチのプロトタイプを披露した。3.2つのXNUMXTシリコンフォトニクスエンジンを搭載し、それぞれにXNUMXつの 400G-FR4 シリコンフォトニクスチップで、各光エンジンの単一チャネル速度は 100Gbps です。
NvidiaはシリコンフォトニクスCPOの開発を進めており、「2020 GTC」カンファレンスでは、CPOを介してGPUとスイッチチップを相互接続するシステムアーキテクチャ図を披露し、TSMCやAyar Labsなどの企業と積極的に連携してCPO技術の開発に取り組んでいる。
TSMCは2017年にLuxteraと提携し、12nmノードの65インチシリコンフォトニクスプロセスプラットフォームの開発を開始しました。その後、TSMCは先進的なパッケージングを導入し、COUPE1.0/2.0プラットフォームを発売し、6.4年までに2025Tbpsの光エンジンを実現することを目指す開発ロードマップを策定しました。

TSMCはCOUPEプラットフォームの立ち上げを発表しました。2024年の北米技術シンポジウムで、TSMCは3D光エンジンのロードマップを発表し、TSMCが製造するプロセッサ向けに最大12.8Tbpsの光接続を提供する計画を発表しました。銅線ケーブルでは増大する帯域幅の需要に対応できないため、シリコンフォトニクスは将来のデータセンターにとって重要な技術になる見込みです。コンパクトユニバーサルフォトニクスエンジン(COUPE)は、シリコンフォトニクス分野における重要な成果のXNUMXつです。この技術は、TSMCのSoIC-Xパッケージング技術を活用し、電子集積回路(EIC)を光集積回路(PIC)の上に積み重ねて、EIC-on-PIC構造を形成します。この構造により、チップ間インターフェースでのインピーダンスが最も低くなり、エネルギー効率が最大になります。さらに、COUPEはコンパクトな統合設計、広い波長互換性、効率的な光電変換、スケーラビリティ、柔軟性を特徴としており、さまざまな光相互接続アプリケーションに適しており、多様なニーズに対応します。
現在、TSMC の 3D 光学エンジンは開発段階にあり、徐々に伝送速度を向上させ、光接続をプロセッサに近づける計画があります。COUPE 開発計画には XNUMX つの段階があり、それぞれ伝送速度の向上と消費電力の削減に重点を置いています。
- 2025 年: TSMC の第 3 世代 1.6D 光学エンジンは、XNUMX Tbps の速度で動作する OSFP プラグ可能デバイスに統合され、現在の銅線ベースのイーサネット ソリューションの最大速度が XNUMX 倍になります。第 XNUMX 世代の COUPE は、現代のデータ センターで重要な問題である高帯域幅の実現と電力効率の向上を目指しています。
- 2026年:TSMCの第6.4世代シリコンフォトニクス製品は、COUPEをCoWoSパッケージに統合し、スイッチチップと光デバイスの共パッケージ化を実現する予定です。これにより、最大50Tbpsの速度でマザーボードレベルの光相互接続が可能になります。第10世代の消費電力は第XNUMX世代のXNUMX%未満になると予想され、レイテンシは第XNUMX世代のXNUMX%未満になると予測されています。
- 第 12.8 世代: 目標は、COUPE をプロセッサ パッケージに統合することです。COUPE は CoWoS インターポーザ上で動作し、光接続をプロセッサに近づけながら XNUMX Tbps の伝送速度を目標としています。この段階はまだ調査段階であり、リリース日は明確ではありませんが、TSMC は消費電力とレイテンシをさらに削減することを目指しています。

AI時代と高速スイッチの需要増加
AI 時代は高速スイッチの需要を促進し、CPO ソリューションの利点を際立たせています。光相互接続がラックやコンピューティング システムに浸透するにつれて、光通信ネットワークの中央ネットワーク デバイスであるスイッチは、AI クラスターの高まる要件を満たすために、高速、複数ポート、低消費電力へと進化しています。AI 時代は、CPO ソリューション スイッチにとって大きな市場機会をもたらします。
AIの帯域幅開発は、相互接続速度の進化を加速します。2019年以来、世界のデータセンター業界はコンピューティングパワーセンターの段階に突入しました。シスコのデータによると、世界のデータセンターネットワークスイッチング帯域幅は、80年から2010年にかけて2022倍に増加しました。AIGC(人工知能生成コンテンツ)の急速な発展により、ネットワークアーキテクチャのアップグレードとGPUアクセラレーションの反復がさらに促進され、デバイス間のより高い帯域幅の需要が高まっています。2023年はAI元年であり、相互接続速度は半分の時間で102.4倍になりました。データセンタースイッチチップの進化は現在、2025年ごとに容量が1.6倍になる段階にあり、XNUMX年までにXNUMXTの光ポートに相当するXNUMXTの容量に達すると予想されています。
関連製品:
-
OSFP-800G-FR4 800G OSFP FR4 (回線あたり 200G) PAM4 CWDM デュプレックス LC 2km SMF 光トランシーバー モジュール $3500.00
-
OSFP-800G-2FR2L 800G OSFP 2FR2 (回線あたり 200G) PAM4 1291/1311nm 2km DOM デュプレックス LC SMF 光トランシーバ モジュール $3000.00
-
OSFP-800G-2FR2 800G OSFP 2FR2 (回線あたり 200G) PAM4 1291/1311nm 2km DOM デュアル CS SMF 光トランシーバ モジュール $3000.00
-
OSFP-800G-DR4 800G OSFP DR4 (回線あたり 200G) PAM4 1311nm MPO-12 500m SMF DDM 光トランシーバー モジュール $3000.00
-
NVIDIA MMS4X00-NM-FLT 互換 800G ツインポート OSFP 2x400G フラットトップ PAM4 1310nm 500m DOM デュアル MTP/MPO-12 SMF 光トランシーバー モジュール $900.00
-
NVIDIA MMA4Z00-NS-FLT 互換 800Gb/s ツインポート OSFP 2x400G SR8 PAM4 850nm 100m DOM デュアル MPO-12 MMF 光トランシーバー モジュール $650.00
-
NVIDIA MMS4X00-NM 互換 800Gb/s ツインポート OSFP 2x400G PAM4 1310nm 500m DOM デュアル MTP/MPO-12 SMF 光トランシーバー モジュール $900.00
-
NVIDIA MMA4Z00-NS 互換 800Gb/s ツインポート OSFP 2x400G SR8 PAM4 850nm 100m DOM デュアル MPO-12 MMF 光トランシーバー モジュール $650.00
-
NVIDIA MMS1Z00-NS400 互換 400G NDR QSFP112 DR4 PAM4 1310nm 500m MPO-12 FEC 光トランシーバー モジュール付き $700.00
-
NVIDIA MMS4X00-NS400 互換 400G OSFP DR4 フラットトップ PAM4 1310nm MTP/MPO-12 500m SMF FEC 光トランシーバー モジュール $700.00
-
NVIDIA MMA1Z00-NS400 互換 400G QSFP112 SR4 PAM4 850nm 100m MTP/MPO-12 OM3 FEC 光トランシーバー モジュール $550.00
-
NVIDIA MMA4Z00-NS400 互換 400G OSFP SR4 フラットトップ PAM4 850nm OM30 で 3m/OM50 で 4m MTP/MPO-12 マルチモード FEC 光トランシーバ モジュール $550.00
-
NVIDIA MMS4X50-NM 互換 OSFP 2x400G FR4 PAM4 1310nm 2km DOM デュアルデュプレックス LC SMF 光トランシーバー モジュール $1200.00
-
OSFP-XD-1.6T-4FR2 1.6T OSFP-XD 4xFR2 PAM4 1291/1311nm 2km SN SMF 光トランシーバ モジュール $15000.00
-
OSFP-XD-1.6T-2FR4 1.6T OSFP-XD 2xFR4 PAM4 2x CWDM4 2km デュアルデュプレックス LC SMF 光トランシーバーモジュール $20000.00
-
OSFP-XD-1.6T-DR8 1.6T OSFP-XD DR8 PAM4 1311nm 2km MPO-16 SMF 光トランシーバー モジュール $12000.00