400G QSFP-DD SR8 はどのように設計され、最適化されていますか?

光モジュールの光結合効率と出力光パワーをさらに向上させるために、FiberMall は 400G QSFP-DD SR8 を設計および最適化しました。光結合の重要な要素としてレンズを備えた受動部品を利用し、結合効率を高めます。光モジュールの高周波回路は、入出力バッファ情報仕様 (IBIS) モデルを使用して解析および最適化されます。最後に、光学設計、リンク シミュレーション、およびテストが光モジュールに対して実行されます。テスト結果は、設計された光トランシーバー モジュールが比較的明確なアイ ダイアグラムを持ち、ジッターが約 2.3 ps であり、チャネル全体で良好な一貫性があり、202 秒以内にビット エラーがないことを示しています。 100m信号伝送後もパケットロスは発生せず、システムパフォーマンスは安定していました。

光モジュールの全体設計

400G 短距離光伝送製品では、400G QSFP-DD SR8 光モジュールの需要が最も高くなります。各光モジュールには 16 個の伝送チャネル (8 つの送信機と 8 つの受信機) が含まれており、チャネルあたりの伝送速度は 50Gb/s です。信号変調方式は4値パルス振幅変調(PAM4)で、上り下りともに400Gb/sの伝送速度を同時に満たします。この回路は主に、デジタル シグナル プロセッサ (DSP) チップ、トランスインピーダンス アンプ (TIA) チップ、ドライバー チップで構成されます。対照的に、光路および受動光学部品には、垂直共振器面発光レーザー (VCSEL) チップ、フォトダイオード (PD) チップ、および光学レンズが含まれます。

送信機側では、電気信号は信号調整のための電気コネクタ インターフェイスを介して PAM4 DSP チップに入力されます。処理された高周波信号は、4 チャンネル信号の 16 つのグループに分割され、ドライバー チップに入力されます。ドライバー チップは信号を増幅し、VCSEL チップを駆動して電気から光への変換を実行します。受信側では、光信号がMPOXNUMX光インターフェースを介してPDチップに入り、PDチップが光電流を生成します。次に、光電流は、DSP チップに入る前に TIA チップによって増幅され、振幅整形されます。高周波信号は DSP チップ内で調整されて出力され、光から電気への変換が完了します。

の製造において、 400G QSFP-DD SR8 モジュール、高精度チップ マウンターは、ドライバー、TIA、VCSEL、PD チップをプリント基板 (PCB) に配置するために使用されます。そして、高精度のワイヤーボンダーを使用して各チップを接続し、回路信号の連続性を可能にします。ワイヤボンディングプロセス中にワイヤループの高さが減少し、ボンディングワイヤの長さが大幅に短縮され、高速信号反射の影響が最小限に抑えられます。送信機側では、ドライバー チップと VCSEL チップの上面が同じ水平面上に配置されます。レシーバ側では、TIAチップとPDチップの上面が同一水平面上に配置され、ボンディングワイヤの長さを効果的に短縮します。電気チップが配置されている金メッキ表面には、熱を PCB の裏面開口部に直接伝えるスルーホールがいくつかあります。同時に、金属ハウジングと接触する背面に高熱伝導率の材料が充填され、理想的な熱放散チャネルが形成されます。さらに、電気チップと金属ハウジングの間の隙間には高熱伝導率の材料が充填されており、優れた熱管理性能を保証します。光路チップと電気チップのワイヤボンディングが完了したら、レンズを追加した受動部品を使用して、送信側と受信側の両方で光結合パッケージを統合し、光エンジンの気密封止を完了します。レンズのない受動部品と比較して、レンズを追加したこれらの受動部品を使用すると、結合効率が 10% ～ 15% 向上します。

400G QSFP-DD SR8 の高周波電気および光学設計

400G QSFP-DD SR8 の PCB 設計

モジュール全体のPCBは高周波差動線路が10層、リファレンス層とDC層が4層の6層構造を採用しています。 FiberMall は、インピーダンス計算ソフトウェア (Polar SI9000) と 3D 信号シミュレーション ソフトウェア HFSS を利用して、高周波差動線路のインピーダンス計算とシミュレーションを実行します (外部差動構造の場合、100Ω インピーダンス差動線路の幅は 4mil、間隔は 8mil) 。 PCB の製造プロセスでは、高周波差動信号層の基板材料は低誘電率で高速に特化した材料である必要があり、一般的には Rogers または Panasonic M6 が使用されます。さらに、さまざまな層の物理的対称性を確保し、不均一な加熱による PCB の変形を防ぐために、基板材料を対称的に処理する必要があります。 FiberMall の光モジュール設計では、リファレンス層と DC 配線層に通常の FR4 材料が使用されています。

ゴールドフィンガー接点とカップリングコンデンサは、高周波信号の完全な導通を実現できません。したがって、FiberMall は、モジュールのフィンガー コンタクトから DSP チップ、および DSP チップからドライバー チップに至る高速回路の高周波性能を最適化しました。フィンガーコンタクトの位置は、標準 QSFP-DD マルチソースアグリーメント (MSA) に従って設計されており、金メッキおよびニッケルパラジウム金メッキプロセスを採用してフィンガーコンタクトを強化し、耐摩耗性と導電性を高めて信号を低減します。漏れ。さらに、回路を囲む電気基準面と信号ビアの間の距離を増やすことにより、回路のインダクタンスが改善され、信号反射が減少します。シミュレーション ソフトウェアのローカル トリミング手法を使用して、フィンガー コンタクトから DSP チップまでの 16 ペアの高周波ラインをトリミングして高周波シミュレーションを実行します。インピーダンス計算ソフトと組み合わせて、高周波線路のグループごとに線路の太さ、線幅、線間隔を調整します。カップリング コンデンサのアドレス指定では、主にシミュレーション結果に基づいて距離が調整され、モデル全体の四隅に基準グランド層の穴が開けられ、干渉信号のリターン パスが形成され、耐干渉機能が実現されます。

高周波最適化の結果は、高速差動線の 32 グループすべてが送信と受信の両方で 3 GHz を超える 35dB 帯域幅を達成できることを示しています (実際に使用される帯域幅は 20 GHz を超えません)。すべての高周波ラインのインピーダンス値は100Ω（精度1Ω）に制御されており、すべての高周波ラインのリターンロス値は-15dB未満です。さらに、VCSEL チップは、従来の直径 25μm の金ワイヤを使用した差動ボンディング ワイヤを介してドライバ チップに接続されています。最長ボンディングワイヤを500μmから280μmに短縮し、挿入損失を0.3dB低減しました。

レシーバ側の高周波差動ラインの最適化はトランスミッタ側の最適化とほぼ同様で、トリミング方法を使用して、目的の差動が得られるまで差動ラインの各ペアをトリミング、修正、シミュレーション、最適化してから再修正します。という線が得られます。最適化後、すべての差動ラインのインピーダンスは 100Ω (精度 ±1Ω) で正確に制御され、3dB 帯域幅は 35GHz の要件を満たし、リターンロスは -8dB 未満です。

400G QSFP-DD SR8 光学設計

配置装置を使用して、ドライバチップとTIAチップは設計された実装位置マーキングに従ってアレイ実装され、3つのチップの実装位置誤差が3μm未満であることが保証され、それによって製品の光結合の精度と安定性が保証されます。 Driver チップと TIA チップを実装した後、VCSEL チップと PD チップをそれぞれ Driver チップと TIA チップの作業領域に対応させて実装し、GSG のピン位置に従って位置合わせします。実装誤差は XNUMX です。 XNUMXμm未満。実装完了後は、シミュレーションで得られたワイヤ長と角度に応じてワイヤボンディング装置のパラメータを設定し、全ピンのワイヤボンディングを行い、チップと基板間のワイヤボンディング作業が完了します。

ワイヤーボンディングが完了した後、FiberMall は高精度カップリングマシンを使用してモジュールのアクティブカップリングを実行します。結合作業は 4 つのステップで実行されます。4 つのステップは、アレイに搭載された 400 セットのドライバーと TIA チップを結合することです (光パワー メーターを使用して 8 TX チャネルの送信光パワーを検出し、ソフトウェアを使用して XNUMX つの TX チャネルの受信応答を検出します)。 XNUMX RX チャネル)。送信と受信の検出インジケーターが同時に最大値に達すると、レンズが接着剤で固定されます。もう XNUMX つのステップは、他のチップのセットを同じ方法で結合して固定することです。 FiberMall 製の物理 XNUMXG QSFP-DD SRXNUMX モジュールを図に示します。

光モジュールのシミュレーション

光モジュールリンクのシミュレーション構造

次の図に、光モジュールリンクシミュレーション構造の概略図を示します。送信側では、Driverチップの駆動によりVCSELが光を発光し、Driverチップが出力する高速RF信号により光信号を変調して出力します。光パワー メータ、光オシロスコープ、光スペクトル アナライザは、平均光パワー (Pawg)、消光比 (ER)、光信号の波長などの重要なパラメータを取得できます。モジュールのセルフ ループバックまたはクロステストを実行する場合、光ファイバは受信側で光信号を受信します。 PD、TIA、DSP などのチップによる一連の信号処理の後、信号は電気オシロスコープに送信され、変換された電気信号アイ ダイアグラムを観察して信号品質を分析できます。この電気信号をビット誤り率テスタの RX ポートに入力することにより、ビット誤り率テスタはリアルタイムのビット誤り率を読み取り、モジュールの伝送品質が国際標準要件を満たしているかどうかを判断できます。

400G QSFP-DD SR8 光モジュールのテスト

FiberMall は、400G 光トランシーバー モジュールのアイ ダイアグラム テストとビット エラー レートの測定を実施しました。アイ ダイアグラムとビット誤り率のプロットをそれぞれ図 8 と図 9 に示します。テスト結果は、モジュールのアイ ダイアグラムが比較的明確で、アイ ダイアグラム ジッターが約 2.3 ps であり、チャネルの一貫性が良好で、202 秒以内にビット エラーがないことが示されています。さらに、FiberMall は、400 メートルの伝送距離にわたって 100G 光トランシーバー モジュールのシステム伝送パフォーマンスをテストしました。各チャネルのアイ ダイアグラムは直接接続テストの結果とあまり変わらないことがわかりました。平均ジッターはわずかに増加しましたが、チャネル アイ ダイアグラムの一貫性は良好なままであり、50Gb/s の伝送速度でパケット損失は発生せず、比較的安定したシステム パフォーマンスを示しています。光モジュール全体の消費電力は9.8Wと低消費電力です。

まとめ：

FiberMall は、400G QSFP-DD SR8 の構造と高周波回路を体系的に設計し、専門的なソフトウェアを使用して最適化しました。テスト結果は、レンズのない受動デバイスと比較して、レンズを追加した受動デバイスを使用すると結合効率が 10% ～ 15% 増加する可能性があることを示しています。高周波ラインの最適化後、リターンロス値はすべて -15dB 未満となり、挿入損失は 0.3dB 減少しました。光トランシーバ モジュールのアイ ダイアグラムは明確で、ジッターは約 2.3 ps で、チャネルの一貫性は良好で、202 秒以内にビット エラーはありません。 100mの信号伝送後のビット誤り率は1E-12未満で、モジュールの総消費電力は9.8Wで、国際標準要件を満たしています。