Intelのプラガブル光コネクタ

CPO または光 IO アプリケーション シナリオの場合、通常、最初に高度なパッケージを介して光チップと電気チップを接続し、最後に光ファイバーを光チップに固定します。 これにはいくつかの問題が生じます。 まず、パッケージが完成する前の光電チップでは、チップの性能が要件を満たしているか、良好なダイであるか、システム全体の歩留まりを低下させるかが明確ではありません。 第二に、光ファイバを光チップに接着した後、チップまたはファイバ結合に問題がある場合、再加工がより困難になります。 さらに、光ファイバーのピグテール形状は、後続の製造プロセスにおいて操作に不便をもたらし、ユーザーエクスペリエンスも比較的劣ります。 したがって、Intel は、同様の USB インターフェイスに簡単に挿入できるプラグイン可能な光コネクタを開発することで、上記の問題点を解決したいと考えています。 CPO 以下の図に示すように、モジュール。

Intel はガラス光ブリッジ ソリューションを提案しました。 超パルスレーザー直接書き込みに基づいて、光の超短パルスがガラスチップ内の特定の深さに集束され、局部ガラスの光学特性が変化し、その後、3次元光導波路が加工され、その伝送損失は0.2dB/cm。 また、位置合わせなどに使用されるマイクロメカニカル構造のガラスに加工することも可能です。 インテルのガラス光ブリッジ ソリューションは、下の図に示されています。光導波路を含むガラスは、シリコンベースの光チップを外部光コネクタに接続するための光ブリッジとして機能します。 図の PIC の 1*16 エッジ カプラ出力は、2D ガラス光導波路を介して 8×3 ガラス光導波路出力に変換できます。 このガラスブリッジには、下図の中間位置合わせ機能と微位置合わせ機能に対応する位置合わせ用の機械構造も加工されています。 典型的なガラス光学ブリッジの寸法は 8.6mm*10mm*0.8mm です。

下図に示すように、V 溝構造はシリコン光チップ上に加工され、円筒状バンプ構造はガラスブリッジ上に加工されており、パッシブアセンブリによって V 溝に直接貼り付けることができます。

円筒状の突起の役割は光ファイバーを模倣するために使用され、その設計半径は62.5um、実際の加工偏差は±0.084umです（4ピースウェハのテストサンプル、各ウェハにはそれぞれ48個のダイが含まれています）以下の図に示すように、16 チャネルのテスト構造上のダイ）。

さらに、インテルは、ガラスブリッジを介した光ファイバーへの PIC の結合損失の特性を評価し、1.19 セットの構造の平均結合損失はそれぞれ 1.59 dB、1.45 dB、および 1.41 dB でした。 テストの結果は下の図に示されており、全体の平均結合損失は 0.4 dB でした。 PIC から光ブリッジまでの損失は 0.6 dB、光ファイバから光ブリッジまでの損失は約 XNUMX dB でした。 機械構造の加工誤差により、追加の損失が発生します。

光ブリッジとPICを組み立てた後、これを接続するためのファイバアレイユニットコネクタ（FAUと呼ばれる）を開発する必要があります。その構造を下図に示します。 ファイバーアレイ固定具は、機械的微細構造を介して光ブリッジに接続できます。

この FAU 光コネクタには、ファイバのサポートと機械的位置合わせのための光ファイバ クランプ、クランプ ブラケット、ラッチ スプリング、コネクタ シェル全体、ラッチと組み合わせて固定するための光ブリッジ上のソケットという 5 つの主要コンポーネントが含まれています。 プラガブル光コネクタ全体の構造を下図に示します。 光ファイバクランプもレーザー直接描画によって加工され、位置合わせ用の機械的微細構造とファイバ位置合わせ用の穴が含まれており、ファイバ位置合わせ穴の公差は±0.5umです。

コネクタの使用中、最初にフェルール ホルダーが光ブリッジの粗調整構造に挿入され、さらに機械的微細構造を利用して微調整が行われます。ペアリング プロセス全体を以下の図に示します。 最終的な光ブリッジと FAU コネクタの間には約 10um の間隔が確保され、両方のインターフェイスは後方反射を最小限に抑えるために 8 度傾斜するように設計されています。

ラッチング スプリングは、光コネクタとガラス ブリッジ間の効果的かつしっかりとした接続を保証するように設計されています。 コネクタが光ブリッジに挿入されると、スプリングが押し出しによって内側に押し込まれます。 次の図に示すように、ラッチがレセプタクルと正常に一致すると、バネが外部に解放されて XNUMX つが効果的に取り付けられます。

コネクタの平均光損失は 0.33dB で、テスト結果は以下に示します。

要約すると、インテルは、レーザー直接描画技術によってガラスの三次元光導波路と機械的微細構造を加工し、シリコン光チップに接続するガラス光ブリッジを形成しました。 プラガブル光コネクタに関しては、光ファイバクランプや機械的微細構造の加工にもレーザー書き込み技術が使用されています。 光コネクタと光ブリッジ上の機械的微細構造は位置合わせされ、ペアリングされて、プラグ可能な光コネクタの機能を実現します。 ソリューション全体の設計は非常に独創的です。 このソリューションのシングルエンドの光損失は 1.41dB (光コネクタ -> 光ブリッジ -> シリコン光チップ) であるのに対し、コネクタの光損失は 0.33dB (光コネクタ -> 光ブリッジ) であり、これはより優れています。エッジカプラインデックスの一般的なパフォーマンス。 このプラガブル光コネクタを使用すると、最初にシリコン光チップをテストし、パッケージングのために良品のダイをスクリーニングできるため、パッケージングコストが削減され、CPO モジュールの歩留まりが大幅に向上し、CPO/光の困難な問題が解決されます。 IOテクノロジーの上陸。