MarvellのMatthew Traverso氏はOFC 2024で「CPOとエコシステムの進歩」と題したレポートを発表し、CPO分野における主要チップメーカーの進捗状況を体系的に整理しました。以下はレポートに基づいてまとめた関連情報です。
AMDとRanovus
ザイリンクスは長年にわたりラノバスと協力し、OFC2023でラノバスの800GダイレクトドライブシリコンフォトニックエンジンとAMDのFPGAチップ（ザイリンクスVersal ACAP）を組み合わせたシステムを実演しました。ラノバスは長年にわたりCPO分野で事業を展開しており、その主な技術的ハイライトは量子ドットレーザー、マイクロリング変調器などの使用です。ラノバスは最近、MediaTekとのCPO関連の協力も開始し、最新世代の6.4TbpsLight Engineをリリースしました。
AMD/ラノバス
ブロードコム
Broadcom は今年の OFC で CPO を備えた 51.2T スイッチ システムをデモしました。このシステムには 6.4 つの 4T FR64 光エンジンが含まれています。100 つの光エンジンには 4 チャネルの PIC および EIC チップが含まれています。ドライバー/TIA は、シングル チャネル信号速度が XNUMXGbps の CMOS テクノロジを使用しています。PIC はオンチップで Mux/DeMux を統合し、CWDMXNUMX 波長で動作します。光エンジンは FOWLP パッケージ ソリューションを使用していますが、以前は TSV ソリューションが採用されていましたが、これは主にコストと歩留まりを考慮してのことです。Broadcom は Tencent と提携して、データ センターに CPO を備えたネットワーク スイッチを導入しています。
ブロードコム CPO
Cisco
Cisco は、CPO ベースの 25.6TSwitch プロトタイプをデモしました。このシステムには 3.2 つの 400T シリコン フォトニック エンジンが含まれており、各エンジンは 4 つの 100G-FRXNUMX シリコン フォトニック チップを使用し、単一チャネル レートは XNUMXGbps で、SISCAP タイプの変調器を使用し、オンチップ統合 Mux/DeMux を備えています。
Cisco
IBM
IBM のユニークな点は、シリコンフォトニクスソリューションを採用せず、代わりに Finisar と協力して VCSEL ベースの CPO システムを開発したことです。このシステムには 4 つの PD チップと 4 つの VCSEL チップが含まれています。システムの信頼性を考慮して、各 VCSEL は冗長 VCSEL で構成されています。その単一チャネル信号速度は 56G NRZ で、16 チャネル、合計帯域幅は 896Gbps です。光エンジンは LGA または溶接によって基板に接続できます。
IBM
インテル
インテルは長年にわたりシリコンフォトニクスの分野に深く関わっており、以前はシリコンフォトニクス用のプラガブル光トランシーバとマイクロリング変調器技術の研究開発に注力していました。2020年からはCPO分野への展開を開始し、光コンピューティング相互接続（OCI）をターゲットとし、独自のシリコンフォトニクスプロセスプラットフォームを使用して、マイクロリング変調器に基づくCPOシステムを開発しました。OFC 2024で、同社は最新のOCIの進捗状況を披露しました。各PICには64の光チャネルがあり、単一リンクの信号速度は32Gbps、全体の信号帯域幅は2Tbps（双方向帯域幅は4Tbps）、リンクビットエラー率は1e-12未満です。また、インテルは独自のプラガブル光コネクタを開発し、パッケージング前にPICチップをスクリーニングして歩留まりを向上させ、CPOの大規模量産の基礎を築きました。
インテル
マーベル
Marvell は Inphi を買収した後、光通信とデータセンターの分野での研究開発能力を大幅に強化しました。Marvell は今年、OFC で最新の 6.4T 3D パッケージ シリコン フォトニック エンジンを発表しました。このエンジンには 32 チャネルが含まれており、単一チャネルの信号速度は 200Gbps です。
マーベル
Nvidia
GPU分野のリーダーとして、NvidiaはシリコンフォトニクスCPO技術の開発も進めています。2020GTCカンファレンスでは、NvidiaはCPOを介してGPUとスイッチチップを相互接続するシステムアーキテクチャ図を実演しました。また、NvidiaはTSMC、Ayar Labsなどの企業とも協力してCPO技術の開発に取り組んでいます。
シリコンフォトニクスCPOテクノロジー
TSMC
TSMCは2017年にLuxteraとの協力を開始し、12nmノードで65インチシリコンフォトニクスプロセスプラットフォームを開発しました。その後、先進的なパッケージングを導入し、COUPE 1.0/2.0プラットフォームを発表しました。TSMCは最近、CPO分野のロードマップを発表しました。これには、6.4年までに2025Tbpsの光エンジンを実現し、XPU相互接続に使用される12.8Tbpsの光エンジンをさらに開発する計画が含まれています。
12インチシリコンフォトニクスプラットフォーム
以下の表は、上記の主要メーカーのCPO技術をまとめたものです。現在、Broadcomを除く他の企業のソリューションは厳密にはCPOではなく、NPOに近いものです。彼らが使用する光学エンジンは、電気ソケットを介して基板に接続されており、ある程度の交換性があります。また、ほとんどのメーカーは、内部の高出力チップの放熱がレーザー性能に与える影響を避けるために、外部光源のソリューションを選択しています。
デモの概要
CPO 技術の主な原動力は、エネルギー消費の削減です。光エンジンが ASIC チップに非常に近いため、リンク損失が削減され、両者間の信号を補正するためのリタイマー チップが不要になり、エネルギー消費が約 30% 削減されます。さらに、CPO 技術により、システムの帯域幅密度も向上します。
レーザーによるリタイミングアプローチの比較
CPO技術とビジネスモデルに対する疑問は常に存在してきました。次の図は、AristaのAndyのPPTからの抜粋です。従来のプラガブル光トランシーバーと比較して、CPO技術の研究開発には、大手スイッチ/ XPUメーカーとの綿密な協力が必要です。発言権は主にスイッチメーカーにあり、中小企業にとってはあまり友好的ではありません。また、CPOモジュールは、その信頼性、テスト可能性、交換可能性について長い間批判されており、解決する必要があります。ASICチップはCPO光エンジンと一緒にパッケージ化されているため、ASICチップの価格は非常に高価です。CPO光エンジンが故障した場合、どのようにして迅速に修理または交換できますか？光電子チップを一緒に密封することは、システムの放熱にも課題をもたらします。高度なパッケージング技術（TSV、FOWLPなど）の導入により、一方では研究開発コストが増加し、開発サイクルが長くなり、他方では歩留まりにも課題をもたらしました。
CPOが解決しない問題
CPO技術は業界のホットスポットとして、業界から広く注目されており、大手メーカーも計画を立てています。短期的には、CPO技術とプラガブル光トランシーバーとの論争が続くでしょう。AI光相互接続を背景に、業界では光トランシーバーの信頼性に対する要件がより厳しくなる可能性があります。CPO技術は消費電力と帯域幅密度の点で確かに優位性がありますが、それが商業的に広く使用され、プラガブル光トランシーバーの地位を揺るがすことができるかどうかはまだ議論の余地があります。比較すると、光IO技術はプラガブル光トランシーバーの市場シェアを奪うことはありません。従来の電気IOの消費電力と帯域幅の問題を解決できるため、その推進はよりスムーズになる可能性があります。