고속 400G 및 800G 광 모듈 패키징이 대역폭에 미치는 영향

400G, 800G, 1.6T에서 작동하는 고속 이더넷 모듈에서는 VCSEL, EML 및 실리콘 포토닉스 시장이 성장할 것으로 예상됩니다.

현재 100G PAM4 채널, 4x100G 400G 모듈 및 8x100G 800G 모듈에 사용되는 고속 VCSEL의 경우 전체 RF 대역폭을 고려해야 합니다. 패키징 측면도 중요한 역할을 하기 때문에 대역폭에 미치는 영향은 칩 설계 수준을 넘어섭니다.

마찬가지로 업계에서도 EML 패키징이 대역폭에 미치는 영향을 면밀히 조사하고 있습니다.

PN 접합 커패시턴스는 대역폭에 영향을 미치는 VCSEL 및 EML의 칩 설계에서 중요한 측면입니다.

100G는 400G/채널 기준으로, 800G 현재 802.3df에서 논의 중이며 2024년 말에 출시될 것으로 예상됩니다.

400G/채널 기준으로 800G, 1.6G, 200T 표준은 2026년 공개될 예정이다.

표준이 아직 확정되지 않았지만 기본 기술을 추적할 수 있습니다. 예를 들어, 800df의 802.3G 다중 모드 애플리케이션과 400G 최근 출시된 802.3db의 애플리케이션은 둘 다 100G PAM4 VCSEL을 사용하며, 802.3df는 8채널을 사용하고 802.3db는 4채널을 사용하여 칩 설계 및 패키징에서 공통 기반을 공유합니다.

마찬가지로 100년 출시된 2021cu 표준에 사용되는 802.3G EML은 현재 논의 중인 800G 802.3df 표준을 지원하도록 확장될 수 있습니다.

802.3dj에 관해서는 처음 언급된 200G EML의 핵심 기술은 200G EML 칩 설계 및 패키징 사례가 많기 때문에 지속적인 실험과 시도를 통해 살펴볼 수 있습니다.

패키징이 대역폭에 미치는 영향은 LC 공진 주파수에 의해 제한됩니다. 여기서 기생 인덕턴스 L은 주로 본드 와이어에 의해 발생합니다. 플립칩 패키징 접근 방식을 채택하면 LC를 줄이고 전체 장치 대역폭을 향상시킬 수 있습니다.

이제 EML과 VCSEL 모두 플립칩 패키징 옵션을 갖습니다. EML의 경우 빛이 측면에서 방출되므로 플립칩 기판의 광 경로는 문제가 되지 않습니다. 전면 방출형 VCSEL의 경우 플립칩 접근 방식은 전기 경로와 광학 경로 모두에 미치는 영향을 고려해야 합니다.

VCSEL이 전면 방출형인 경우 전기적 및 광학적 인터페이스 역할을 하는 유리 기판(COG, Chip-on-Glass)을 사용할 수 있습니다.

EML 및 VCSEL 칩의 대역폭도 온도의 영향을 받습니다. 온도가 높을수록 대역폭이 감소할 수 있기 때문입니다. 플립칩 패키징을 사용하는 하단 방출 VCSEL의 경우 LC 공진으로 인한 대역폭 변화를 해결하는 것 외에도 패키징은 온도를 낮추고 대역폭을 더욱 향상시키는 데 도움이 될 수 있습니다.

하단 방출 VCSEL의 경우 패키징에서 COC/COB와 같은 불투명 기판을 사용할 수 있다는 점이 장점입니다.

하단 방출 VCSEL 접근 방식은 P 금속을 사용하여 공진 공동을 보완할 수 있으므로 PN 접합 커패시턴스를 더욱 줄일 수 있으며, 결과적으로 P형 반도체 높이와 결과적으로 PN 접합 영역 내의 PN 접합 영역을 줄일 수 있습니다. 신뢰성 제약. 요약하면 이 접근 방식은 offPN 접합, 온도, 패키징이 대역폭에 미치는 영향 측면에서 이점이 있습니다.

문제는 기존 GaAs 소재가 850nm까지 투명하지 않기 때문에 기판의 VCSEL 발광에 있습니다. 해결책에는 기판을 850nm까지 투명한 재료로 변경하거나 방출 파장을 GaAs에 투명한 940nm로 이동하는 것이 포함됩니다.