400G QSFP-DD 트랜시버 모듈은 어떻게 테스트되었습니까?

400G QSFP-DD 트랜시버 모듈은 400G 고객 인터페이스를 위한 메인스트림 패키지 사양입니다. 다음 기사에서는 광 네트워크 설계자, 네트워크 구성 요소 제조업체 및 최종 사용자를 위한 QSFP-DD 모듈의 성공적인 테스트, 문제 해결 및 검증을 위한 핵심 요소를 공유합니다.

고객 인터페이스 속도는 꾸준히 증가하고 있으며 일반적인 속도는 100년마다 최소 28배씩 증가하고 있습니다. 400GE는 QSFP1 인터페이스를 통해 널리 배포되었으며 400G 배포의 초기 단계에 있습니다. IEEE802.3은 XNUMX.bs의 일부로 XNUMXG 이더넷 클라이언트 인터페이스 표준을 개발했습니다. off2017년 8월에 공식적으로 표준화되었습니다. 얼리 어답터는 CFP-28 패키지 사양을 사용하고 있지만 더 넓은 시장은 널리 채택된 QSFPXNUMX과의 하위 호환성을 허용하는 QSFP-DD에 초점을 맞추고 있습니다.

이더넷은 광범위한 응용 프로그램을 가지고 있고 다양한 PMD(물리적 매체 종속)와 함께 사용할 수 있기 때문에 단일 "QSFP-DD" 슬롯이 수 미터의 수동 구리 케이블 DAC에 이르는 많은 응용 프로그램을 지원할 수 있습니다. 80km의 코히어런트 ZR에 케이블을 연결합니다. OSFP 패키징 사양에 중점을 둔 회사도 몇 개 있습니다. 광범위하고 이전 버전과 호환되지는 않지만 off전기 신호 무결성 및 열 관리 측면에서 몇 가지 이점이 있습니다. QSFP-DD에 대해 다음에 나오는 대부분의 내용은 OSFP를 기반으로 하는 많은 응용 프로그램을 지원하는 OSFP 및 VIAVI ONT 제품군에 적용됩니다.

400G는 전기 모듈-호스트 인터페이스와 전기 또는 광학 PMD 모두에 대해 고차(PAM-4) 변조에 의존합니다. PAM-4 변조는 주어진 대역폭에 대한 데이터 용량을 최대화하는 데 사용되지만 복잡성과 성능 면에서 상당한 문제가 있습니다. 즉, 링크에 안정적인 데이터 전송을 구현하려면 FEC(순방향 오류 수정) 코딩이 필요합니다.

QSFP-DD를 선택해야 하는 이유는 무엇입니까?

100G 이더넷은 CFP 플러그형 모듈을 기반으로 한 초기 설계로 2008년에 배포되었습니다. 2세대 시스템은 CFP28(또는 주요 장비 제조업체의 CPAK)로 마이그레이션한 다음 QSFP4을 선택하여 광범위하고 비용 효율적인 대량 채택을 주도했습니다. CFP28는 QSFP28의 초기 과제였지만 QSFP100은 여러 요인으로 인해 상당한 400G 성장을 주도했습니다. 업계는 패키징 사양의 중요성을 염두에 두고 8G 패키징 사양의 다단계 진화와 관련된 추가 복잡성 및 비용 문제를 최소화하기를 원합니다. CFP400을 사용하면 초기 채택자가 28G를 개발하고 검증할 수 있습니다. 그러나 밀도, 전력, 비용 및 "호환성"의 요구 사항을 충족하지 못했기 때문에 업계에서는 신속하게 QSFP-DD를 대상으로 채택했습니다. 그리고 누군가는 뛰어난 기술 솔루션을 제공하지만 기존 레거시 트랜시버의 인터페이스 지원에 대한 긴급한 요구를 충족시키지 못하는 대안인 OSFP를 제시합니다. 원칙적으로 QSFP-DD 광 포트는 기존 QSFP-400 광 모듈을 지원할 수 있습니다. 이를 통해 스위치 제조업체는 100G 모듈과 함께 배송될 수 있는 XNUMXG 장치를 배송할 수 있으며 현장 업그레이드는 간단한 모듈 교체가 될 것입니다.

28G로의 이동에 따른 더 높은 대역폭, 전력 및 냉각 요구 사항을 충족하기 위해 기존 QSFP400이 일부 개선되었습니다. 이러한 개선 사항에는 고속 전기 포트 채널의 두 배(4채널 25Gbps NRZ 향상에서 8채널 56Gbps PAM-4로) 및 모듈의 "프론트 엔드" 확장이 포함되어 더 큰 내부 성능을 제공합니다. 볼륨 및 향상된 열 성능. 또한 CMIS 4.05 표준으로 이어지는 모듈 제어 인터페이스를 향상시키기 위한 추가 작업이 수행되었습니다.

XNUMXD덴탈의 400G QSFP-DD DR4 400년에 배치된 가장 일반적인 2020G 고객 광 인터페이스 중 하나입니다. 별도의 단일 모드 광섬유를 통해 400개의 100G 신호 형태로 500G를 전송합니다. 그것은 기업에서 광범위한 응용 프로그램을 가지고 있습니다. 100m 커버리지를 지원하고 별도의 100G 이더넷 링크에 연결할 수 있어 포트 수 밀도를 XNUMX배로 늘릴 수 있는 고밀도 XNUMXG 솔루션으로 매력적입니다.

XNUMXD덴탈의 400G QSFP-DD FR4 인터페이스는 또한 통신을 포함하여 광범위한 애플리케이션을 가질 것입니다. 단일 모드 광섬유를 통해 2km 더 긴 링크 예산을 제공합니다. 400G는 각각 약간 다른 파장을 가진 100개의 XNUMXG 신호에 의해 전달됩니다.

400G PMD 모듈(물리적 매체에 따라 다름)

PMD	범위	어플리케이션	Technology
DAC	2에서 3까지	인트라 랙 및 서버	수동 구리 케이블, 50G PAM-4 전기
SR8	100 m	Enterprise	병렬 다중 모드, 50G/λ – PAM-4
DR4	500 m	데이터 센터 및 엔터프라이즈	병렬 단일 모드, 100G/λ – PAM-4
FR4	2 km	대규모 데이터 센터	단일 모드, 100G/λ, PAM-4
LR8	10 km	통신 범위	단일 모드, 100G/λ, PAM-4
ZR	80 km	지하철 및 DCI	단일 모드/코히어런트, PAM-4

표준 및 주제 of QSFP-DD

많은 표준과 MSA가 적용됩니다. 또한 기본 IC 평가에서 모듈 하드웨어 통합, 소프트웨어 및 펌웨어, 공급업체 선택 및 승인에 이르기까지 개발 주기의 각 단계에 대한 중요한 테스트를 이해하는 것이 중요합니다. 또한 생산에는 자체적으로 중요한 테스트 요구 사항이 있습니다.

IEEE, CMIS, QSFP-DD, MSA 및 OIF와 같은 주요 문서에 대한 확실한 이해는 플러그형 광 모듈 및 장치를 성공적으로 설계, 테스트, 검증, 제조 및 배포하는 데 필요합니다. QSFP-DD는 전자, 광학, 기계, 열 관리 및 펌웨어 통합의 완벽한 조합입니다. 모듈을 성공적으로 배포하려면 모든 구성 요소가 함께 작동해야 합니다.

상호 운용성

이더넷 고객 인터페이스 에코시스템의 가장 큰 장점은 다중 공급업체 에코시스템이 "엔지니어링된" 링크에 의존하지 않고 상호 운용할 수 있도록 하는 IEEE 및 기타 표준에 의해 주도되는 강력하고 명확한 표준 세트가 있다는 것입니다.

모듈-호스트 인터페이스와 모듈-광섬유 인터페이스는 모두 이러한 상호 운용성의 핵심입니다. 호스트-모듈 인터페이스에서 우리는 세 가지 주요 영역에 중점을 둡니다.

• 칩에서 모듈로(C2M) 구축된 고속 데이터 경로(AUI)는 신호 무결성 및 신호 밸런싱을 비롯한 여러 문제에 직면해 있습니다. FEC 예산의 일부가 링크의 이 부분에 할당되지만 이 인터페이스에 문제가 있으면 링크에 심각한 문제가 발생할 수 있습니다. (이퀄라이저 및 채널 측면에서) 잘못 "조정된" 링크는 무작위 버스트 또는 최악의 경우 우발적인 비트 미끄러짐과 같은 다루기 힘든 문제로 이어질 수 있습니다.
• 모듈 관리 - 이 I²C 인터페이스 기반은 SFF-8636의 기본 메모리 매핑 관리에서 100G QSFP28, 복잡한 상태의 완전한 CMIS 4.0으로 발전했습니다. 이러한 진화는 생태계에 매우 어려운 일이며 CMIS 4.0 문서에 대한 확실한 작업 지식은 강력하고 안정적인 모듈 관리의 핵심입니다.
• 모듈 전원 – 플러그형 코히어런트(QSFP-DD ZR) DCI 애플리케이션용 모듈의 경우, 모듈 전력 요구 사항이 100G에서 몇 와트에서 20W에 가깝게 증가했습니다. 이는 전원 공급 장치의 견고성과 안정성에 대한 높은 요구 사항을 제시합니다. 또한 모듈이 각성될 때 전력 수요의 동적 및 과도 특성을 제공할 수 있어야 합니다.

이러한 영역은 모두 밀접하게 얽혀 있으며 모듈이 오류 없이 작동하도록 하기 위해 전체적으로(특히 CMIS 4.0 모듈 관리의 맥락에서) 처리되어야 합니다.

팸-4

전기(호스트 인터페이스에 대한 모듈) 및 광(전기) 링크는 모두 PAM-4 변조됩니다. 이 고차 변조 방식을 사용하면 단위 시간당 전송되는 비트 수를 두 배로 늘릴 수 있습니다. NRZ 기술이 널리 사용되고 고속에 적합하지만 SERDES PAM-4는 더 복잡하고 도전적인 비교적 새로운 기술입니다. 우리는 NRZ 링크의 비트 오류 분석에 대한 광범위한 경험을 가지고 있습니다. 그러나 10GE에서 사용되는 25G ~ 100G NRZ 채널에는 여전히 문제가 있습니다. 따라서 PAM-4로의 전환은 전체 산업에 중대한 도전이 될 것으로 예상됩니다. 이것은 항상 백그라운드 BER과 훨씬 더 복잡한 채널 이퀄라이제이션을 갖는 FEC 기반 링크의 사용으로 인해 더욱 복잡해집니다. 공정하게 말하면 PAM-4는 널리 사용되는 25G NRZ보다 훨씬 더 복잡합니다.

독립 단기 치료소

오류 없는 PAM-4 전송을 제공할 수 있는 구성 요소를 개발하는 것이 어려웠기 때문에 개발자는 전기 모듈 인터페이스와 광 모듈 간 인터페이스를 모두 보호할 수 있는 FEC를 사용했습니다. 우리는 전송 채널 및 구성 요소의 비트 오류 메커니즘과 FEC 논리(인코딩 및 수신)의 "비용"이 균형을 이루는 방법을 주의 깊게 이해하기 위해 많은 노력을 기울였습니다. FEC의 "비용"에는 전력을 소비하고 모든 링크의 지연을 증가시킬 수 있는 추가 회로가 포함됩니다.

DSP 및 이퀄라이저

400G에서는 "최악의 경우" 송신기 및 "최악의 경우" 채널 성능에 직면하기 위해 "강력한" 전기 수신 이퀄라이저의 개념을 사용하기로 결정했습니다. 이것은 PAM-4 수신기의 입력에서 PAM-4 아이 패턴의 폐쇄로 이어질 수 있으므로 PAM-4 수신기는 명확한 아이 패턴을 복구하기 위해 송신 및 채널 효과의 균형을 맞추기 위해 강력하고 아마도 복잡한 수신기가 필요합니다 주어진 심볼의 정확한 디코딩을 달성하기 위해. 이퀄라이저의 복잡성은 대부분의 경우 DSP 기반 솔루션을 구현해야 한다는 것을 의미하며, 이는 전력, 지연, 복잡성, 비트 오류 성능, 관리 또는 제어에 영향을 미칠 수 있습니다. DSP 이퀄라이저는 강력하지만 기능의 복잡성으로 인해 탭에 가장 적합한 설정을 찾는 것과 같은 문제가 발생할 수 있습니다. 또한 이퀄라이저는 종종 DSP 펌웨어 및 제어 API 뒤에 숨겨져 있어 사용자에게 매우 추상적입니다. TDECQ6의 측정은 추가 과제를 제시합니다. 이 측정은 복잡하고 일관되지 않을 수 있으며, 이는 자유롭게 상호 운용 가능한 다중 공급업체 생태계의 과제를 더욱 증가시킵니다.

키 포인트

항상 비트 오류가 발생합니다. 이제 링크에는 항상 배경 비트 오류율이 있습니다. 비트 오류 통계의 "지문"은 중요합니다. 진정한 랜덤 BER 스트림은 일반적으로 링크를 보호하는 데 사용되는 FEC와 호환됩니다. 그러나 버스트, 슬립 및 기타 결정론적 문제는 FEC의 오류 수정 기능을 심각하게 저하시킬 수 있습니다. 실제 링크에서 BER은 전기 및 광 채널 노이즈, 누화, 신호 무결성 문제, 버스트, 비트 슬립 및 잘못 설정된 이퀄라이저로 인한 BER 확산의 복잡한 혼합이 될 수 있습니다.

궁극적으로 중요한 것은 특정 BER 지문이 제공될 때 FEC가 수행하는 방식입니다. 마진은 얼마입니까? 드롭된 패킷을 수신하는 데 얼마나 걸립니까? 링크 성능 저하를 이해하기 위해 장기 성능을 예측할 수 있습니까? BER의 근본 원인은 무엇입니까?

개별 PAM-4 코드 요소의 오류 바이어스에서 비트 슬립 특성 버스트 분석에 이르기까지 여러 도구를 사용하여 BER 특성을 조사할 수 있습니다. BER 바이어스에 대한 이해는 클록 변동 및 스큐와 같은 도구를 통해 더욱 향상될 수 있습니다.

PAM-4 기호 분석을 사용하여 비트 오류 분포에 "레벨" 편향이 없는지 확인할 수 있습니다. 수신기 광자 AGC와 같은 주요 광자 요소의 안정성은 감쇠기를 통해 PAM-4비트 오류 분포의 시간 전력 변화를 관찰하여 추가로 검증할 수 있습니다.

비트 오류 버스트를 완전히 조사하고 비트(또는 기호) 슬리피지가 아니라 버스트인지 확인하는 것이 중요합니다. 슬립은 일반적으로 DSP(및 관련 펌웨어)와 관련이 있으며 FEC로 수정할 수 없습니다. 일반 테스트에서는 기존 신호 무결성 또는 노이즈 문제로 인한 버스트 문제와 클록 및 위상 감도와 관련된 버스트 문제를 구별할 수 없습니다. 결과적으로 QSFP-DD 비트 오류의 본질과 근본 원인을 조사하기 위해 여러 가지 새로운 도구와 기술을 배포해야 합니다.

가장 간단한 최상위 보기는 10비트 FEC 코드워드(KP5440 FEC)당 4비트 코드 요소 오류 수를 보면 얻을 수 있습니다. 일반적으로 심볼당 단조 분포된 개수가 약 10개 감소할 것으로 예상합니다. 즉, 잘못된 기호/코드워드가 추가될 때마다 오류 수가 10개 감소할 것으로 예상합니다. 무작위(체계적) 원인. 또한 측정 시간에 오류 기호의 수가 10배 증가할 것으로 예상합니다. 따라서 10초 후에 코드워드당 10개의 오류 기호 개수를 관찰하면 약 11초 후에 100개의 오류 기호 개수가 표시될 것으로 예상합니다.

이러한 경험 법칙은 수정할 수 없는 오류(코드워드당 16개 이상의 오류)까지의 시간을 추정하는 데 사용할 수 있습니다. 예를 들어, 100시간의 테스트 시간 후에 최대 12개의 오류 기호/코드워드를 관찰하면 다음과 같은 근사값이 예상됩니다.

오류가 있는 기호	Time	노트
12	100 시간	측량
13	1000 시간	평가
14	~ 420 일
15	~11년 반
16(수정할 수 없는 오류)	~ 114 년	> 세기 이후에 첫 번째 삭제된 패킷

FEC – 오류 기호/코드워드

아래의 경우 ONT는 400분 간격으로 심각한 비트 오류가 발생하도록 심하게 감쇠된 10G 광섬유 링크를 사용하여 작동합니다. 이것은 호환 링크에서 기대할 수 있는 것입니다. 보시다시피 분포는 일반적으로 단조입니다. 오류 기호당 개수는 떨어지지만 12개 오류 기호/코드워드보다 약간 더 긴 꼬리를 보여줍니다. 이 경우 링크는 수정되지 않은 코드워드로 인해 패킷을 드롭할 가능성이 있습니다.

아래 스크린샷은 심각한 문제가 발생한 상황을 보여줍니다. FEC는 마진이 크지만(코드워드에서 최대 100개의 오류 기호를 볼 수 있음) 분포가 단조롭지 않아 이 시스템에서 비트 오류의 잠재적인 소스를 제안합니다. 이 XNUMXG 링크 예제는 FEC 로직 및 전력 무결성의 스트레스 테스트 및 검증을 위해 광범위한 FEC 오류 분포를 생성하는 특수 VIAVI ONT 애플리케이션에 의해 생성되었습니다.

ONT는 전체 시퀀스에 대한 비트 오류 분포 및 코드 유형을 분석할 수 있을 뿐만 아니라 각 PAM-4 기호를 기반으로 비트 오류 특성을 추적할 수 있습니다.

동적 왜곡 변형은 스트레스 테스트 및 확인을 위한 강력한 도구입니다. QSFP-DD 모듈. IEEE802.3 표준 준수와 DSP 및 관련 펌웨어의 전반적인 안정성을 확인하는 데 사용할 수 있습니다. 이는 한 쌍의 개별 전기 및 광학 채널이 완전히 다른 클럭 도메인에 위치할 수 있는 DR4 모듈에서 특히 중요합니다!

위의 스크린샷은 PAM-4의 동적 스큐 적용을 보여줍니다. 크로스토크 및 DSP 기반 펌웨어 타이밍 문제와 같은 까다로운 문제를 해결하는 데 핵심인 "무중단" 위상 편이를 유지하면서 UI와 관련하여 전송 채널의 상대적 타이밍을 정확하게 제어할 수 있습니다.

동적 스큐(또는 스큐 변형)는 모든 병렬 채널 통신 시스템의 핵심 테스트입니다. 신호 무결성 테스트 및 검증(누화)에 사용할 수 있으며 스트레스 테스트 및 PAM-4 SERDES의 FIFO 및 CDR 성능 검증에도 사용할 수 있습니다.

하드웨어 및 SI 팀에서 광범위한 애플리케이션이 있는 신호 무결성 및 누화 문제를 조사하는 데에도 다양한 정도의 스큐를 사용할 수 있습니다. 간섭 대상 채널의 PAM-4 아이 패턴 중간에서 간섭 소스 채널 전환이 발생하도록 채널 타이밍을 조정할 수 있습니다.

PAM-4 신호(낮은 신호 마진 때문에)는 기존 NRZ보다 누화에 더 취약합니다. 조밀한 범위에서 QSFP-DD (특히 호스트 커넥터 주변), 고속 PAM-4 채널은 서로 매우 가깝게 배선되며 신호 혼선 문제를 피하기 위해 주의를 기울여야 합니다. 일반적으로 BER 테스터는 고정 위상에서 병렬 채널을 실행하므로 SI 스트레스 테스트에서 "최악의 정렬"이 발생하지 않을 수 있습니다. 동적 스큐를 사용하면 소스 채널을 상대 위상으로 스캔하여 최악의 위상 변이 시나리오에서도 문제가 발생하지 않는지 완전히 확인할 수 있습니다. 최종 사용자는 특정 단계에서 오류가 있는지 관찰하기만 하면 됩니다. off(보통 소스 채널이 간섭받는 물체의 "아이 다이어그램" 중간에 레벨 전환이 있을 때).

최신 SERDES는 일련의 FIFO 버퍼를 사용하여 IC 구조 내에서 추가 처리 전에 신호의 시간을 조정하고 재정렬합니다. 재정렬은 주 클록 소스(일반적으로 CDR을 통한 주 채널)에서 클록을 복구하는 일련의 FIFO 버퍼를 사용합니다.

시스템이 올바르게 설계되거나 구현되지 않은 경우 기본 채널(CDR 참조 채널)과 다른 채널 간의 위상 변동 및 변경으로 인해 FIFO가 정렬되지 않거나 심지어 미끄러질 수 있습니다. 이것은 ONT 고급 오류 분석이 기존 테스트 장비에서 볼 수 있는 버스트 오류가 아니라 비트 슬립으로 추적할 수 있는 비트 슬립으로 나타납니다. ONT는 동적 스큐 애플리케이션을 사용하여 SERDES에서 CDR/FIFO의 성능을 의도적으로 스트레스 테스트하고 스큐(범위 및 속도)를 통해 실패 모드를 강제로 시도할 수 있습니다. 이는 ONT의 고급 BER 분석과 결합되어 SERDES 테스트를 위한 매우 강력하고 완전한 테스트 시스템을 제공하며 때때로 비트 미끄러짐을 유발하는 400GE 링크의 매우 어려운 문제를 신속하게 해결하는 데 사용할 수 있습니다. ONT PAM-4 동적 왜곡은 근본 원인을 진단하고 해결하는 데 도움이 되도록 이러한 BER의 생성을 강제할 수 있습니다.

일반 400G QSFP-DD 제어 화면

모듈 관리는 시간이 지남에 따라 매우 기본적인 레지스터 기반 시스템 SFF 8636에서 CMIS 4.0으로 발전했습니다. CMIS 400은 보다 복잡한 모듈 XNUMXGE 이상의 요구 사항을 충족하도록 설계된 완전한 모듈 상태를 갖춘 포괄적인 관리 시스템입니다.

I²C 제어 인터페이스, 전원 및 제어 핀, 데이터 경로를 통한 모듈 간의 긴밀한 상호 작용은 모듈의 견고하고 안정적인 작동에 필수적입니다. 모듈 복잡성은 특히 호스트와 모듈 간의 제어 설정 및 실행에 대한 보다 포괄적인 이해가 필요한 모듈 DSP의 데이터 경로 밸런싱의 경우 더 높습니다. CMIS 4.0에서 명령, 작업 및 타이밍 동작은 정확한 순서로 밀접하게 구성되어야 합니다. 주의하지 않으면 한 모듈이 한 호스트 슬롯에서 제대로 실행되는 것처럼 보일 수 있지만 다른 모듈(명령, 전원 및 데이터 경로에 대한 타이밍에 미묘한 차이가 있음)이 잘못 실행될 수 있습니다. 또는 더 나쁘게는 비트 오류율이 증가하고 드물고 다루기 힘든 문제가 발생하여 비트 슬립이 발생할 가능성이 높습니다. ONT와 같은 도구는 I²C에서 CMIS 명령과 모듈 전원 제어 및 데이터 경로 상태를 통합하여 문제를 디버깅하고 해결하는 데 도움이 될 뿐만 아니라 다양한 호스트에서 스트레스 테스트 및 모듈의 견고성을 확인하는 데 도움이 됩니다.

위의 화면은 메모리의 첫 번째 페이지의 메모리 덤프를 보여줍니다. 이를 통해 올바른 값이 파일에 저장되었는지 빠르게 확인할 수 있습니다. 400G QSFP-DD EEPROM. 비어 있거나 임의의 데이터는 장치가 초기화되지 않았음을 나타낼 수 있습니다.

모듈 관리 응용 프로그램의 일부 고급 응용 프로그램을 사용하면 명확하고 모호하지 않은 방식으로 모듈의 전기 포트 매개변수를 정밀하게 제어할 수 있습니다.

결론

400G QSFP-DD 모듈은 복잡한 펌웨어와 결합된 전자, 광자, 기계 및 열 엔지니어링의 경이로움입니다. 건강한 멀티벤더 QSFP-DD 에코시스템은 400G 네트워킹 기술의 광범위한 배포에 매우 중요합니다. 이는 기존 100G 모듈 기술의 진화와 혁명을 나타내지만 PAM-4 신호(전기 및 광학), 링크 BER 제어를 위한 FEC, CMIS 4.0.

하이퍼스케일 사용자의 규모 및 배포 요구가 가격 기대치의 변화를 주도하고 있기 때문에 이러한 과제는 더 큽니다. 생산은 가격 기대치를 충족하기 위해 수율 및 처리량 요구 사항을 충족하는 동시에 PAM-4의 새로운 과제를 충족할 수 있는 범위 및 분석 기능을 갖추고 있어야 합니다.