AEC 활성 케이블 테스트 솔루션 – 단계별 AEC 성능 분석

데이터 센터의 지속적인 확장과 고성능 컴퓨팅에 대한 수요 증가에 따라 AEC(Active Electrical Cable)는 효과적인 고속 단거리 전송 솔루션으로 부상했습니다. Google, AWS, Microsoft와 같은 주요 클라우드 서비스 제공업체들은 이미 AEC의 대규모 구축에 착수했으며, Nvidia와 같은 하드웨어 제조업체들은 자사 데이터 센터 아키텍처에 AEC를 광범위하게 통합했습니다. 기존 방식과 비교했을 때 액티브 광 케이블(AOC) 및 광 모듈을 사용하는 AEC는 비용과 전력 소비가 낮아 단거리 전송 시나리오, 특히 대규모 AI 클러스터 구축 시 경쟁력을 확보할 수 있습니다. 또한, AEC 액티브 구리 케이블은 리타이머 칩을 통합하여 신호 감쇠와 왜곡을 효과적으로 보상하여 더 긴 전송 거리와 더 높은 대역폭을 제공합니다. 이러한 기술적 장점은 AEC를 데이터 센터 내 고속 단거리 연결의 핵심 요소로 자리매김하게 합니다.

시장 조사 예측에 따르면 AEC 시장은 향후 몇 년간 급속한 성장세를 보일 것으로 예상됩니다. 2.8년까지 시장 규모는 약 2028억 달러에 달할 것으로 예상되며, 45년부터 2023년까지 연평균 성장률(CAGR)은 2028%에 달할 것으로 예상됩니다. 이러한 급속한 성장세에 힘입어 수많은 DAC(Direct Attach Copper) 및 광 모듈 제조업체들이 AEC 제품 설계 및 생산에 투자하고 있습니다. 그러나 다양한 투자 전략과 그에 따른 제품 출시로 인해 제조업체들은 설계 및 테스트 측면에서 전례 없는 어려움을 겪고 있습니다.

테스트 솔루션 전문 공급업체인 FiberMall은 다양한 분야의 제조업체가 AEC 통합을 추진할 때 세심한 테스트 통찰력과 지원을 제공하는 것을 목표로 합니다. FiberMall의 목표는 다음과 같습니다. AEC 제품 생산 테스트부터 실제 적용까지.

기존 DAC 제조업체들은 오랫동안 S-파라미터 방법론을 사용하여 삽입 손실(IL), 반사 손실(RL), 시간 영역 반사 측정법(TDR), 누화와 같은 고주파 파라미터를 평가해 왔으며, 이는 수동 DAC에 매우 중요한 역할을 합니다. 그러나 연장된 구리 케이블에 리타이머 또는 DSP 칩이 통합되면 측정 프로세스가 디지털화되어 S-파라미터가 아날로그 제품의 주파수 영역 특성에 대한 벤치마크로서의 효과를 잃게 됩니다. 이러한 변화는 수동 또는 아날로그 측정 기법에서 디지털 제품에 적합한 기법으로의 전환을 필요로 하며, 이러한 변화는 현재 광 모듈이나 AOC에 사용되는 테스트 방법론을 도입함으로써 이점을 얻을 수 있습니다. 그러나 전통적으로 광전자 변환 및 DSP 디지털화의 과제 해결에 집중해 온 광 모듈이나 AOC 전문 제조업체들은 DSP 또는 리타이머 단계 전후의 구리 케이블에서 발생하는 솔더 접합부 안정성, 임피던스 변화, 누화와 같은 문제를 처리할 충분한 역량을 갖추지 못했을 수 있습니다. 결과적으로, 디지털 광전자 측정에서 순수 구리 기반 디지털 제품 측정으로 전환하는 것은 상당한 과제입니다.

더욱이 DAC에서 AEC로의 전환은 기존 네트워크 분석기가 더 이상 리타이머 또는 DSP 기반 시스템과 관련된 측정에 적합하지 않음을 의미합니다. 대신, 테스트 방법론에는 이제 디지털 오실로스코프 및 비트 오류율 테스터(BERT)와 같은 계측기를 통합하여 수신기(Rx) 측에서 전기적 아이 다이어그램을 관찰하고 IEEE 사양 준수 여부를 확인해야 합니다. 이러한 맥락에서, 리타이머 또는 DSP와 관련된 피드포워드 이퀄라이제이션(FFE)과 같은 디지털 이퀄라이제이션 조정은 이제 Rx 전기적 아이 다이어그램을 기반으로 교정되어야 합니다. 광 아이 다이어그램이 널리 사용되는 광섬유 기반 시스템과 달리, 구리 케이블 전송의 전기적 아이 다이어그램은 누화 및 임피던스 불연속과 같은 복잡한 문제에 직면하여 선명도가 저하됩니다. 따라서 FFE 조정은 기존의 광학 기준에만 의존하기보다는 케이블의 여러 지점에서 포괄적인 테스트를 통해 수행되어야 합니다.

요약하자면, AEC 품질을 보장하려면 DSP 또는 리타이머가 제공하는 등화 보상을 효과적으로 조정하고 최적화하기 위해 호스트-라인, 라인-라인, 라인-호스트, 호스트-호스트 테스트와 같은 구성을 포괄하는 체계적이고 다차원적인 테스트 접근 방식이 필요합니다. 이러한 엄격한 테스트 전략은 AEC 시스템의 견고한 성능과 신뢰성을 보장하는 데 필수적입니다.

• 호스트 A에서 L1까지: 골드 핑거 커넥터의 삽입 손실과 임피던스가 필수 사양을 충족하는지 확인하는 것이 중요합니다. 이를 위해 MCB 테스트 보드는 임피던스와 삽입 손실 모두에 대한 IEEE 표준을 충족해야 합니다. 또한, 시뮬레이션된 호스트에서 생성되는 신호는 IEEE 표준을 준수해야 하며, 회선 측의 비트 오류율(BER)이 지정된 임계값보다 몇 자릿수 낮은지 검증해야 합니다.

• L1~L2: 이 단계에서 DSP 또는 리타이머는 의사 난수 이진 시퀀스(PRBS)를 생성해야 합니다. 수신 회선의 신호대잡음비(SNR)와 비트율(BER)을 최적화하려면 피드포워드 등화(FFE)를 적절히 조정해야 합니다. DSP 또는 리타이머 칩에는 회선 간 FFE 보정을 용이하게 하는 링크 트레이닝 기능이 포함된 경우가 많지만, 이러한 조정의 효과는 다양한 조건에 따라 달라집니다. 따라서 회선 간 SNR과 BER은 균형 잡힌 최종 조정을 위한 핵심 기준이 됩니다. 여기서 FFE 보정은 수신기의 적응 성능을 고려하면서 구리 케이블의 특성을 보상하도록 특별히 설계되었습니다.
• 호스트 A에서 L2로: 호스트 A에서 L1로의 연결에서 발생하는 추가 손실로 인해 L2에서 BER 및 SNR 측정을 수행해야 합니다. 이러한 측정은 DSP의 FFE 또는 수신기의 연속 시간 선형 이퀄라이저(RX CTLE) 조정이 적절한지 여부를 더욱 검증하는 데 도움이 되며, 추가 보상이 필요한지 여부를 나타냅니다.
• L1에서 호스트 B로: 호스트-라인 시나리오와 유사하게, Rx 측 골드 핑거 커넥터의 삽입 손실과 임피던스가 요구 사항을 충족하는지 확인하는 것이 중요합니다. LFE 계산 기능을 갖춘 전기 샘플링 오실로스코프를 사용하여 AEC DSP의 FFE 튜닝을 수행할 수 있습니다. 조정 후 아이 다이어그램의 변화, 예를 들어 아이 높이가 충분히 큰지, 아이 폭과 스큐의 변화 등을 관찰하는 데 특히 주의해야 합니다. 이러한 변화는 DSP의 이퀄라이제이션 조정이 케이블 반사 및 누화와 같은 문제를 충분히 해결할 수 있는지 여부를 나타냅니다. 이 프로세스는 단순한 삽입 손실 보상 이상의 작업을 포함하기 때문입니다. BER은 당연히 중요한 매개변수이며, 라인-라인 FFE 결과와 함께 미세 조정에 사용될 수 있습니다. 이 단계의 아이 다이어그램 측정은 DSP 단일 채널 클럭 트리거 또는 외부 클럭 데이터 ​​복구(CDR) 회로를 사용하여 수행할 수 있습니다.

• 호스트 A 대 호스트 B: 다양한 지점에서 DSP의 FFE 성능을 검증한 후, 포괄적인 호스트 간 테스트를 수행할 수 있습니다. 이 테스트는 BER 평가에만 국한되지 않고 순방향 오류 정정(FEC), 아이 다이어그램 매개변수 및 기타 주요 지표 평가도 포함합니다. 이상적으로 이러한 테스트는 BER, SNR, 아이 다이어그램 특성 및 수신기의 등화 값과 같은 매개변수에 대한 자세한 정보를 제공할 수 있는 실제 또는 시뮬레이션된 스위치 테스트 장비를 사용하여 수행해야 합니다. DSP/리타이머가 수행하는 신호 재조정으로 인해 호스트의 기본 클럭이 측정 요구 사항을 충족하지 못할 수 있다는 점에 유의해야 합니다. 따라서 아이 다이어그램 테스트에는 CDR에서 추출한 클럭을 사용해야 합니다.

또한, AEC 시스템은 800G-800G, 기어박스, MSB/LSB 모드와 결합된 PRBS, 그리고 단일 리타이머 구조 등 다양한 아키텍처 구성으로 존재한다는 점을 인지하는 것이 중요합니다. 각 구성에는 고유한 테스트 접근 방식이 필요합니다.

FiberMall은 AEC 제조업체가 신제품을 신속하게 통합할 수 있도록 지원하는 포괄적인 AEC 테스트 솔루션 제품군을 제공합니다. 예를 들어, 8X00 시리즈 LPO 비트 오류율 테스터는 호스트 송신기를 시뮬레이션하고 TH5 호스트 수신기와 유사하게 BER, FEC, SNR, 링크 시간과 같은 매개변수를 측정할 수 있습니다. 40dB 이상의 수신기 등화 기능을 통해 단일 측 리타이머/DSP 아키텍처에서 AEC BER 측정을 수행하는 동시에 잠금 손실(Loss-of-Lock)을 방지할 수 있습니다. 또한, QDD800, OSFP1.6T/800 및 QSFP112 플랫폼은 다양한 아키텍처 구성(예: QDD <-> 2 QSFP)에서 AEC 측정을 수행할 수 있습니다. 또한, QCA1002 전기 샘플링 오실로스코프와 QCR 1002 전기 클록 데이터 복구 장비(선도 브랜드 제품과 동급)를 함께 사용하면 AEC 제조업체는 더 낮은 비용과 단축된 튜닝 시간으로 FFE를 정확하게 최적화하는 동시에 최적의 탭 구성을 신속하게 파악하고 아이 다이어그램 측정을 통해 누화 상태를 평가할 수 있습니다. 마지막으로, 67GHz SP867P 벡터 네트워크 분석기(VNA)는 임피던스 및 삽입 손실과 관련된 수동 문제를 신속하게 감지할 수 있습니다.