Solução de teste de cabo ativo AEC – Decifrando o desempenho do AEC passo a passo

Com a expansão contínua dos data centers e a crescente demanda por computação de alto desempenho, o AEC (Cabo Elétrico Ativo) emergiu como uma solução eficaz para transmissão de alta velocidade em curtas distâncias. Grandes provedores de serviços em nuvem — como Google, AWS e Microsoft — já iniciaram implantações em larga escala de AEC, enquanto fabricantes de hardware como a Nvidia o integraram amplamente em suas arquiteturas de data center. Comparado aos cabos ópticos ativos (AOC) e módulos ópticos tradicionais, o AEC apresenta custos mais baixos e menor consumo de energia, tornando-o particularmente competitivo para cenários de transmissão de curto alcance, especialmente na construção de clusters de IA de grande escala. Além disso, ao integrar um chip retimer, os cabos de cobre ativos AEC compensam efetivamente a atenuação e a distorção do sinal, permitindo assim distâncias de transmissão maiores e maior largura de banda. Essas vantagens técnicas estabelecem o AEC como um elemento fundamental para a conectividade de alta velocidade em curtas distâncias dentro de data centers.

De acordo com as previsões de pesquisas de mercado, o mercado de AEC está pronto para um rápido crescimento nos próximos anos. Prevê-se que o mercado atingirá aproximadamente US$ 2.8 bilhões até 2028, com uma taxa composta de crescimento anual (CAGR) de 45% entre 2023 e 2028. A rápida expansão levou diversos fabricantes de DAC (Direct Attach Copper) e módulos ópticos a investir no projeto e na produção de produtos de AEC. No entanto, as diferentes estratégias de investimento e os lançamentos subsequentes de produtos apresentaram a esses fabricantes desafios sem precedentes em projeto e testes.

Como fornecedora profissional de soluções de teste, a FiberMall tem como objetivo oferecer insights e assistência detalhados em testes para fabricantes de diversos setores, auxiliando-os na integração de tecnologias AEC (Arquitetura, Engenharia e Construção). Sua meta é facilitar uma transição mais tranquila dos produtos AEC, desde os testes de produção até a aplicação prática.

Os fabricantes tradicionais de DACs há muito tempo empregam metodologias de parâmetros S para avaliar parâmetros de alta frequência, como perda de inserção (IL), perda de retorno (RL), reflectometria no domínio do tempo (TDR) e diafonia, que se mostram inestimáveis ​​para DACs passivos. No entanto, quando cabos de cobre estendidos incorporam chips de retemporizador ou DSP, o processo de medição se torna digital, fazendo com que os parâmetros S percam sua eficácia como benchmarks para características de domínio de frequência de produtos analógicos. Essa mudança exige uma transição de técnicas de medição passivas ou analógicas para aquelas adequadas para produtos digitais — uma mudança que pode se beneficiar da adoção de metodologias de teste atualmente usadas para módulos ópticos ou AOCs. Dito isso, os fabricantes especializados em módulos ópticos ou AOCs, que tradicionalmente se concentram na resolução de desafios em conversão optoeletrônica e digitalização DSP, podem não estar totalmente equipados para lidar com problemas como estabilidade da junta de solda, variações de impedância e diafonia em cabos de cobre antes ou depois dos estágios DSP ou retemporizador. Consequentemente, a evolução de medições optoeletrônicas digitais para aquelas para produtos digitais puramente baseados em cobre representa um desafio significativo.

Além disso, a mudança de DAC para AEC significa que os analisadores de rede convencionais não são mais adequados para medições envolvendo sistemas baseados em retimers ou DSPs. Em vez disso, as metodologias de teste devem agora incorporar instrumentos como osciloscópios digitalizadores e testadores de taxa de erro de bits (BERTs) para observar o diagrama de olho elétrico na extremidade do receptor (Rx) e verificar a conformidade com as especificações IEEE. Nesse contexto, os ajustes de equalização digital — como a equalização feed-forward (FFE) associada a retimers ou DSPs — agora devem ser calibrados com base em diagramas de olho elétrico Rx. Ao contrário dos sistemas baseados em fibra, onde um diagrama de olho óptico é predominante, o diagrama de olho elétrico na transmissão por cabo de cobre está sujeito a complicações como diafonia e descontinuidades de impedância, que diminuem sua clareza. Consequentemente, os ajustes de FFE devem ser conduzidos por meio de testes abrangentes em vários pontos ao longo do cabo, em vez de depender apenas de critérios ópticos tradicionais.

Em resumo, garantir a qualidade do AEC requer uma abordagem de testes sistemática e multidimensional — abrangendo configurações como testes host-para-linha, linha-para-linha, linha-para-host e host-para-host — para ajustar e otimizar eficazmente a compensação de equalização fornecida pelo DSP ou retimer. Essa estratégia de testes rigorosa é fundamental para garantir o desempenho robusto e a confiabilidade dos sistemas AEC.

• Host A para L1: É essencial garantir que a perda de inserção e a impedância do conector gold finger estejam em conformidade com as especificações exigidas. Para isso, a placa de teste MCB deve atender aos padrões IEEE para impedância e perda de inserção. Além disso, o sinal gerado pelo host simulado deve estar em conformidade com os padrões IEEE, e a taxa de erro de bit (BER) no lado da linha deve ser verificada para estar várias ordens de grandeza abaixo do limite especificado.

• L1 a L2: O DSP ou retimer deve gerar uma sequência binária pseudoaleatória (PRBS) nesta fase. Ajustes apropriados na equalização de avanço (FFE) são necessários para garantir que a relação sinal-ruído (SNR) e a BER na linha receptora sejam ideais. Frequentemente, os chips do DSP ou retimer incluem funções de treinamento de enlace que facilitam a calibração da FFE entre as linhas; no entanto, a eficácia desses ajustes está sujeita a várias condições. Assim, a SNR e a BER linha a linha servem como referências essenciais para alcançar um ajuste final equilibrado. Aqui, a calibração da FFE é projetada especificamente para compensar as características do cabo de cobre, levando em consideração as capacidades adaptativas do receptor.
• Host A para L2: Com a perda adicional incorrida na conexão do Host A para L1, é necessário realizar medições de BER e SNR em L2. Essas medições ajudam a validar ainda mais se os ajustes feitos no FFE do DSP ou no equalizador linear de tempo contínuo (RX CTLE) do receptor são adequados e indicam se é necessária compensação adicional.
• L1 para Host B: Semelhante ao cenário Host-to-Line, é fundamental garantir que a perda de inserção e a impedância dos conectores gold finger do lado Rx atendam aos requisitos. Um osciloscópio de amostragem elétrica, com sua funcionalidade de cálculo de LFE, pode ser empregado para realizar o ajuste de FFE para o DSP AEC. Atenção especial deve ser dada à observação de alterações pós-ajuste no diagrama de olho, como se a altura do olho é suficientemente grande, bem como variações na largura e inclinação do olho. Essas alterações indicam se os ajustes de equalização do DSP podem abordar adequadamente problemas como reflexões de cabo e diafonia, uma vez que o processo agora envolve mais do que a simples compensação de perda de inserção. Naturalmente, a BER continua sendo um parâmetro importante e pode ser usada em conjunto com os resultados de FFE linha-a-linha para ajuste fino. As medições do diagrama de olho nesta etapa podem ser realizadas usando um gatilho de clock de canal único do DSP ou um circuito externo de recuperação de dados de clock (CDR).

• Host A para Host B: Após verificar o desempenho da FFE do DSP em vários pontos, um teste abrangente de host para host pode ser realizado. Este teste não se limita à avaliação da BER, mas também inclui avaliações da correção antecipada de erros (FEC), parâmetros do diagrama de olho e outras métricas críticas. Idealmente, tais testes devem ser realizados utilizando equipamentos de teste de comutadores reais ou simulados, que podem fornecer informações detalhadas sobre parâmetros como BER, SNR, características do diagrama de olho e os valores de equalização do receptor. É importante observar que, devido ao recondicionamento do sinal realizado pelo DSP/retemporizador, o relógio nativo do host pode não atender aos requisitos de medição; portanto, um relógio extraído do CDR deve ser utilizado durante o teste do diagrama de olho.

Além disso, é importante reconhecer que os sistemas AEC existem em diversas configurações arquitetônicas — incluindo 800G para 800G, Gearbox, PRBS combinado com modos MSB/LSB e estruturas de retemporizador único. Cada configuração exige uma abordagem de teste única.

A FiberMall oferece um conjunto abrangente de soluções de teste para AEC, o que facilita a rápida integração de novos produtos por fabricantes de AEC. Por exemplo, o testador de taxa de erro de bit (BER) LPO da série 8X00 pode simular um transmissor host e, analogamente a um receptor host TH5, medir parâmetros como BER, FEC, SNR e tempo de enlace. Com mais de 40 dB de capacidade de equalização do receptor, ele pode realizar medições de BER de AEC em arquiteturas de retimer/DSP de um lado, evitando condições de perda de sincronização. Além disso, os MCBs projetados para as plataformas QDD800, OSFP1.6T/800 e QSFP112 podem acomodar medições de AEC em múltiplas configurações arquitetônicas (por exemplo, QDD <-> 2 QSFP). Além disso, a combinação do osciloscópio de amostragem elétrica QCA1002 e do instrumento de recuperação de dados de clock elétrico QCR 1002 — comparáveis ​​às ofertas das principais marcas — permite que os fabricantes de sistemas AEC otimizem o FFE com precisão, a um custo menor e com tempo de ajuste reduzido, identificando rapidamente a configuração ideal de derivação e avaliando as condições de diafonia por meio de medições de diagrama de olho. Por fim, o analisador de redes vetorial (VNA) SP867P de 67 GHz pode detectar rapidamente problemas passivos relacionados à impedância e à perda de inserção.