Недавно Synopsys анонсировала первое в отрасли полное IP-решение PCIe 7.0, включающее контроллер, модуль безопасности IDE, PHY и IP-проверку. Среди них теперь доступен проверочный IP-адрес, а контроллер PCIe 7.0 (с функцией безопасности IDE) и PHY IP для расширенных процессов планируется сделать полностью доступными в начале 2025 года. IP-решение повышает эффективность энергопотребления межсоединений до 50 процентов и удваивает пропускную способность межсоединений при том же периметре чипа по сравнению с PCIe предыдущего поколения.
Кроме того, Synopsys PCIe 7.0 PHY IP обеспечивает превосходную целостность сигнала со скоростью до 128 Гбит/с на линию и легко интегрируется с IP-решением контроллера Synopsys CXL. Он также обеспечивает превосходную целостность сигнала и возможности шифрования данных для эффективного предотвращения аппаратных атак, одновременно поддерживая широкую совместимость экосистемы. Запуск этой программы получил мощную поддержку со стороны многих ведущих технологических компаний по всему миру. включая Intel, Astera Labs, Enfabrica, Kandou, Rivos и Микрочип.
Что именно обновлено в PCIe 7.0? Прежде всего, нет никаких сомнений в том, что скорость передачи данных снова выросла вдвое. Скорость передачи данных PCIe 6.0 составляет 64 ГТ/с, а у версии 7.0 — 128 ГТ/с, и это потрясающе! Скорость одной линии составляет 128GT, что при конвертации в ГБ составляет 16 ГБ/с. SSD обычно имеет 4 линии, что составляет 64 ГБ/с. Когда появится PCIe 7.0, скорость передачи NAND больше не будет узким местом, хотя текущие 3600 МТ/с не могут поддерживать скорость PCIe 7.0.
Ожидается, что скоро появятся в продаже 4800MT/5600MT NAND. Поскольку скорость передачи данных продолжает увеличиваться вдвое, это создает очень серьезные проблемы для передачи электрических сигналов. Поскольку любая печатная плата имеет паразитное сопротивление, емкость и индуктивность, слишком высокая скорость передачи данных означает слишком высокое значение dV/dt. Поскольку ток I=C*dV/dt, такой большой ток неизбежно вызовет колебания в цепи RCL, что исказит весь сигнал и приведет к тому, что частота ошибок при передаче данных выйдет из-под контроля. Итак, мы видим, что начиная с PCIe 6.0 PCI-SIG изменил метод модуляции сигнала, перейдя с NRZ на PAM4.
Развитие PCIe
Обзор с PCIe 1.0 на 6.0
Технология PCI дебютировала в 1992 году, поддерживая пиковую пропускную способность 133 МБ/с и тактовую частоту 33 МГц, и быстро стала стандартной шиной для подключения компонентов компьютерной системы. Затем, в 1998 году, PCI-X (расширения PCI) обеспечили более высокую пропускную способность, необходимую отрасли. В 2004 году группа инженеров Intel сформировала рабочую группу Arapaho для разработки нового стандарта, впоследствии к группе присоединились и другие компании. Новый стандарт рассматривал несколько названий, прежде чем был официально определен как PCI Express (PCIe).
В некоторой степени PCIe является преемником PCI, поскольку имеет схожие функции, но на самом деле PCIe представляет собой совершенно другую конструкцию, чем PCI. PCIe больше походил на встроенную сеть, чем на многие старые параллельные интерфейсы эпохи PCI, и в том же году отрасль успешно перешла на стандарт PCIe 1.0.
Исходный стандарт PCIe 1.0a имеет скорость передачи данных 250 МБ/с на полосу, а совокупная скорость передачи данных — 2.5 ГТ/с (гигапередач в секунду), и, как и в случае с другими последовательными шинами, производительность часто измеряется в передачах в секунду. чтобы избежать подсчета служебных битов как «данных». PCIe 1.0a использует схему кодирования 8b/10b, поэтому только 80% передаваемых битов на самом деле являются «данными». Биты служебных данных имеют две основные функции. Во-первых, они гарантируют, что последовательный интерфейс всегда имеет достаточное количество переходов тактовой частоты для восстановления тактовой частоты. Во-вторых, они гарантируют отсутствие чистого постоянного тока.
После этого стандарт PCIe начал регулярно обновляться, а скорость его передачи продолжала расти. Поскольку PCIe в основном используется в ПК и серверах на базе процессоров Intel, новый стандарт вступит в силу, как только Intel выпустит процессор, который на практике использует PCIe. Общая идея развития стандарта заключается в выборе скорости передачи, которая могла бы производиться на основных технологических узлах того времени. Однако из-за его повсеместного распространения большинство проектов, требующих высокопроизводительной периферийной шины, используют PCIe независимо от базовой архитектуры, например, требования PCIe, указанные в спецификации базовой архитектуры системы Arm Server.
PCIe 2.0, представленный в 2007 году, удвоил скорость передачи данных, но сохранил неизменной схему кодирования, удвоил пропускную способность и был совместим со стандартом PCIe 1.0. Это также улучшило обработку на уровне канала передачи данных, обеспечило более эффективное управление питанием, а также повысило целостность данных и стабильность передачи сигнала.
PCIe 3.0, представленный в 2010 году, переключился на более эффективную схему кодирования 128b/130b и добавил функцию скремблирования с использованием известного двоичного полинома, что позволило достичь хорошего баланса нулей и единиц с точки зрения восстановления тактовой частоты и отсутствия смещения постоянного тока. Это также значительно повышает скорость передачи данных, поскольку 0-канальный интерфейс PCIe 1 способен обеспечивать скорость до 16 ГБ/с. Сегодня PCIe 3.0 является наиболее широко используемой версией PCIe в устройствах, поставляемых на рынок. Например, TPU третьего поколения от Google использует PCIe 15.7, а широко используемый в настоящее время стандарт USB3.0 также основан на PCIe 3.0.
- PCIe 3.0
Первое поколение стандарта PCIe 1.0 было запущено в 2003 году и поддерживало скорость передачи 2.5 ГТ/с на канал и скорость передачи данных 250 МБ/с на канал. С развитием технологий в начале 2007 года было запущено второе поколение PCIe со скоростью передачи 5 ГТ/с на канал и пропускной способностью (пропускной способностью) удвоенной до 500 МБ/с на канал. Однако, поскольку накладные расходы схемы кодирования 8b/10b составляют 20%, полоса пропускания одной линии составляет 4 Гбит/с. PCIe 3.0 и более поздние версии используют более эффективное кодирование 128b/130b, что снижает накладные расходы до 1.5%. За счет уменьшения коэффициента накладных расходов полоса пропускания однополосной передачи PCIe3.0 удваивается до 8 Гбит/с по сравнению с PCIe2.0, сохраняя при этом совместимость с программным обеспечением версии PCle 2.0 и механическим интерфейсом.
Благодаря полной обратной совместимости PCIe 3.0 обеспечивает ту же топологию, что и PCIe 2.0, как для клиентских, так и для серверных конфигураций. Карты PCIe 1.x и 2.x можно легко вставлять в слоты с поддержкой PCIe 3.0 и наоборот, что позволяет этим конфигурациям работать на согласованном максимальном уровне производительности. Спецификация PCIe 3.0 включает спецификации Base и CEM (электромеханическая карта). Электрическая часть базовой спецификации определяет электрические характеристики на уровне интегральной схемы (ИС) и поддерживает передачу сигналов со скоростью 8 ГТ/с. Глазковая диаграмма — это инструмент анализа во временной области, обычно используемый в области связи. Его можно использовать для оценки целостности сигнала и качества передачи в цифровых системах связи (график, отображаемый осциллографом, очень похож на человеческий глаз, поэтому его называют «глазковой диаграммой»).
Поскольку скорость передачи данных PCIe увеличивается с каждой итерацией стандарта, это также повлияет на качество сигнала. Как показано на замыкании глазковой диаграммы на рисунке ниже, качество сигнала снижается по мере увеличения длины канала. По мере увеличения скорости и расстояния между каналами проверочные испытания физического уровня становятся более сложными. Скорость 8 ГТ/с в PCIe 3.0 сильно ухудшает сигнал на приемнике, что проявляется на осциллографе как замыкание глазковой диаграммы (несбалансировка). Чтобы добиться точной связи, передатчику и приемнику необходимо сбалансировать уровни напряжения, составляющие 1 и 0, и использовать такие методы, как выравнивание и снижение напряжения, чтобы приемник мог четко видеть данные.
Глазковая схема PCIe 3.0
Стандарт PCIe 3.0 добавляет функции коррекции приемника и уменьшения предыскажения передатчика, которые имеют решающее значение для достижения скорости 8 ГТ/с и выше. Эквализация может осуществляться в передатчике, приемнике или в обоих. PCIe 1.x и PCIe 2.x определяют простую форму выравнивания, называемую снижением акцента передатчика. Уменьшение предыскажения уменьшает низкочастотную энергию, принимаемую приемником, а выравнивание уменьшает влияние больших потерь в канале на высоких частотах. Для выравнивания приемника требуется реализация различных типов алгоритмов, двумя наиболее распространенными из которых являются линейная обратная связь и обратная связь по решению (DFE).
Выравнивание предыскажений передатчика происходит на передатчике, а предыскажение DFE происходит на приемнике. Коррекция приемника может также включать в себя линейную коррекцию с непрерывным временем (CTLE) в сочетании с DFE. Чтобы увеличить расстояние передачи между передатчиком и приемником, PCIe 3.0 вводит процесс адаптации активного выравнивания, при котором приемник может регулировать сигнал перед всплеском передатчика и уменьшать предыскажения для достижения характеристик выравнивания, которые лучше всего подходят для его конкретной линии передачи. Эта производительность требует совершенно нового теста физического уровня, а именно тестирования выравнивания канала как приемника, так и передатчика. Целью теста приемника коррекции линии связи является проверка, может ли приемник отрегулировать коррекцию передатчика своей линии связи в наихудших стрессовых условиях, тогда как цель теста передатчика коррекции линии связи состоит в том, чтобы проверить, выполняет ли передатчик изменения физически и логически. запрошен получателем ссылки.
Стандарт PCIe 4.0 был впервые представлен в 2017 году и обеспечивает пропускную способность 64 ГБ/с, что удваивает пропускную способность при сохранении совместимости с PCIe 3.0. Кроме того, он усиливает механизмы управления каналами и обнаружения ошибок, а также добавляет поддержку более высоких требований к пропускной способности, например, для высокопроизводительных систем хранения и сетевых приложений. Однако для твердотельных накопителей он был доступен только в 2019 году. Процессоры AMD серии Ryzen 3000, впервые выпущенные в июле 2019 года, были первыми процессорами для настольных ПК, поддерживающими PCIe 4.0 x16 «из коробки». Для полной поддержки пользователям потребуется новая материнская плата с чипсетом X570.
- PCIe 4.0
Стандарт PCIe 4.0 был запущен в 2017 году, через семь лет после запуска PCIe 3.0. По сравнению с предыдущим поколением PCIe 4.0 увеличивает скорость передачи с 8 Гбит/с до 16 Гбит/с и полностью совместим с технологиями предыдущих поколений — от программного обеспечения до архитектуры часов и механического интерфейса. С точки зрения протокола и кодирования PCIe 4.0 имеет много общего с PCIe 3.0, включая 128/130-битное кодирование. На первый взгляд, PCIe 4.0 имеет больше общего с PCIe 3.0, чем PCIe 3.0 с PCIe 2.0. Однако когда скорость устройства увеличивается, более высокие частоты автоматически передаются по тем же каналам. Вносимые потери или затухание вызваны сопротивлением в линии связи во время передачи электрических сигналов и увеличиваются с увеличением частоты.
При скорости 16 ГТ/с сигналы PCIe 4.0 значительно ослабляются в типичном канале FR4 (наиболее распространенный материал печатных плат). Поэтому необходимо дополнительное тестирование для обеспечения целостности сигнала в конструкциях PCIe 4.0, поскольку потери сигнала на скорости 16 ГТ/с (PCIe 4.0) намного превышают потери сигнала на скорости 8 ГТ/с (PCIe 3.0). PCIe 4.0 добавляет в спецификацию раздел таймера, чтобы расширить диапазон каналов и, в частности, повысить сложность тестирования системы. Даже несмотря на повышенную сложность тестирования, время тестирования PCIe 3.0 со скоростью 8 ГТ/с выше, чем время тестирования PCIe 4.0 со скоростью 16 ГТ/с. Это связано с тем, что PCIe 3.0 необходимо протестировать три различных сценария канала: короткий, средний и длинный, тогда как PCIe 4.0 необходимо протестировать только сценарий длинного канала.
Как и PCIe 3.0, PCIe 4.0 иногда называют спецификацией «закрытых глаз». Это означает, что даже если у вас идеальный передатчик и передатчик практически с нулевым джиттером, когда вы подключаете передатчик к каналу, межсимвольные помехи заставят «глаз» закрыться. Возможность успешной передачи сигнала PCIe 4.0 зависит от того, сможет ли стратегия эквализации приемника открыть «глаза». Когда устройство PCIe 4.0, поддерживающее 16 ГТ/с, подключается к другому устройству PCIe 4.0, поддерживающему 16 ГТ/с, для выравнивания канала необходимо выполнить два шага. Сначала канал устанавливается на скорости 8 ГТ/с, и в случае успеха процесс выравнивания канала повторяется еще раз для достижения скорости 16 ГТ/с. Что касается PCIe 4.0, разработчики должны оценить устойчивость своей системы к изменениям производительности. Понимание различий в производительности имеет важное значение, поскольку производительность сигнала варьируется от карты к карте. Эти различия приводят к увеличению потерь в канале, перекрестным помехам и некогерентности канала, что приводит к увеличению системного шума, ухудшению характеристик джиттера и закрытию глазка сигнала.
- PCIe 5.0
Стандарт PCIe 5.0 был выпущен в мае 2019 года, обеспечивая пропускную способность 128 ГБ/с, одновременно улучшая целостность сигнала и контроль частоты ошибок по битам (BER), а также поддерживая более высокопроизводительные устройства, например те, которые используются в искусственном интеллекте и высокопроизводительных вычислениях (HPC). Эта спецификация обратно совместима с предыдущими поколениями PCIe. Intel — первая компания, внедрившая PCIe 5.0 в свой процессор, чья платформа Alder Lake поддерживает стандарт PCIe 5.0.
Начиная с PCIe4.0, скорость итерации PCIe была значительно увеличена. Рынок PCIe4.0 еще не разогрелся, и PCI-SIG выпустила спецификацию PCIe 5.0 в мае 2019 года, удвоив скорость передачи данных до 32 ГТ/с, сохранив при этом низкое энергопотребление и обратную совместимость с предыдущими поколениями. PCIe 5.0 обещает пропускную способность 128 ГБ/с в конфигурации x16, что обеспечивает скорость 400GE в центре обработки данных. Скорости PCIe 5.0 и 400GE поддерживают такие приложения, как искусственный интеллект (ИИ), машинное обучение, игры, визуальные вычисления, хранилище и сети. Эти достижения открывают возможности для инноваций в области 5G, облачных вычислений и гипермасштабируемых центров обработки данных. Стандарт PCIe 5.0 — относительно простое расширение, основанное на версии 4.0. Он использует те же методы тестирования Tx и Rx, что и PCIe 4.0, а также аналогичные методы калибровки ширины и высоты «глаза» для тестирования стрессового джиттера приемника.
Новый стандарт еще больше снижает задержку и совместим с потерями сигнала в приложениях на больших расстояниях. PCIe 5.0 использует схему кодирования 128b/130b, которая дебютировала в PCIe 3.0 и совместимых разъемах CEM. Новой функцией PCIe 5.0 является режим обхода выравнивания, который позволяет обучать скорость от 2.5 ГТ/с непосредственно до 32 ГТ/с, ускоряя инициализацию канала. Это помогает сократить время запуска канала в системах с условиями передатчика, канала и приемника (например, встроенных системах) и обеспечивает новый путь обучения для тестирования выравнивания канала на скорости 32 ГТ/с. Как правило, в спецификации вносятся незначительные изменения, за исключением случаев, когда требуется увеличение скорости или вносятся электрические изменения для улучшения целостности сигнала и механической прочности разъема.
PCI-SIG, определяющая стандарт PCIe, ожидала, что PCIe 4.0 и PCIe 5.0 будут сосуществовать в течение некоторого времени, при этом PCIe 5.0 будет использоваться для высокопроизводительных задач, требующих максимальной пропускной способности, таких как графические процессоры для рабочих нагрузок искусственного интеллекта и сетевых приложений. Таким образом, ожидается, что PCIe 5.0 будет использоваться в основном в центрах обработки данных, сетевых средах и корпоративных средах высокопроизводительных вычислений (HPC), в то время как менее ресурсоемкие приложения, например те, которые используются настольными компьютерами, могут использовать PCIe 4.0. Пропускная способность новейшего стандарта PCIe 6.0, выпущенного в 2022 году, снова удвоилась, значительно увеличившись до 8 ГБ/с на канал, а также привела к огромным изменениям в межсетевых соединениях.
- PCIe 6.0
PCI-SIG выпустила спецификацию PCIe 6.0 в январе 2022 года. Технология PCIe 6.0 — это первый стандарт PCI Express, в котором используется кодирование сигнала с импульсно-амплитудной модуляцией 4 (PAM4), что позволяет устройствам PCIe 6.0 достигать вдвое большей пропускной способности, чем устройства PCIe 5.0, сохраняя при этом тот же уровень. Пропускная способность канала. Технология PCIe 6.0 может достигать скорости до 64 ГТ/с, сохраняя при этом низкое энергопотребление и обратную совместимость. PCIe 6.0 обещает пропускную способность 256 ГБ/с в конфигурации x16, обеспечивая скорость 800GE в центре обработки данных. Скорость 800GE и PCIe 6.0 совместно поддерживают такие приложения, как искусственный интеллект, машинное обучение, игры, визуальные вычисления, системы хранения и сети, что способствует развитию 5G, облачных вычислений, гипермасштабных центров обработки данных и других областей.
PCIe 6.0 использует сигнал формата модуляции высокого порядка PAM4, который является серьезным обновлением технологии PCIe 5.0. Тем не менее, он использует ту же методологию высокого уровня для тестирования Tx и Rx, добавляя некоторые новые кодировки измерений передатчика, специфичные для PAM4. Как и в предыдущих поколениях, устройства PCIe 6.0 используют коррекцию передатчика и приемника для работы со скоростью 64 ГТ/с и требуют прямой коррекции ошибок (FEC). В дополнение к этим электрическим изменениям в PCIe 6.0 реализовано кодирование Flow Control Unit (FLIT). В отличие от PAM4 на физическом уровне, кодирование FLIT используется на логическом уровне для разбиения данных на пакеты фиксированного размера. PCIe 6.0 выполняет передачу транзакций в единицах FLIT. Каждый FLIT имеет 256 байт данных (1 FLIT = 236 байт TLP + 6 байт DLP + 8 байт CRC + 6 байт FEC = 256 байт), и каждый байт данных занимает 4 UI.
Кроме того, кодирование FLIT также устраняет необходимость кодирования 128B/130B и накладных расходов DLLP (пакета канального уровня), которые использовались в предыдущих спецификациях PCIe, что значительно повышает эффективность TLP (пакета уровня транзакций). Хотя PCIe 6.0 имеет больше преимуществ и предлагается уже более года, существует много неопределенностей относительно того, когда PCIe 6.0 станет доступен пользователям, поскольку PCIe 5.0 еще не получил полной популяризации. В настоящее время для высокопроизводительных и пропускных приложений требуется больше PCIe 6.0, таких как графические процессоры для рабочих нагрузок искусственного интеллекта, сетевые приложения с высокой пропускной способностью и технология Compute Express Link (CXL), которая становится магистралью для взаимодействия данных в гетерогенной вычислительной архитектуре. Интерфейс PCIe 6.0 удваивает скорость передачи данных до 64 ГТ/с, сохраняя при этом обратную совместимость с предыдущими поколениями, обеспечивая пропускную способность 256 ГБ/с при тех же максимальных 16 линиях.
Схема модуляции электрического сигнала ПАМ-4: Вместо использования традиционного сигнала без возврата к нулю (NRZ) используется сигнал амплитуды импульса с четырьмя уровнями напряжения, который может создавать трехглазковую глазковую диаграмму. Предварительное кодирование и прямое исправление ошибок (FEC) могут уменьшить аналоговые и цифровые ошибки соответственно. Решение может обеспечить пропускную способность 64 ГТ/с с низкой задержкой.
Пакетный транспорт блока управления потоком (FLIT): Эта новая архитектура передачи пакетов (требуемая FEC) не только поддерживает увеличенную пропускную способность, но и позволяет системе справиться с возросшей пропускной способностью.
L0p состояние низкого энергопотребления: Когда потребность в полосе пропускания в системе снижается, новое состояние низкого энергопотребления L0p позволяет некоторым каналам перейти в спящий режим, тем самым оптимизируя энергопотребление и одновременно гарантируя, что соединение всегда остается включенным.
Целостность данных и защита безопасности: В спецификации используется Data Object Exchange (DOE) в качестве строительного блока безопасности PCIe на более низких уровнях пропускной способности и используются зашифрованные данные и ключи. Аутентификация измерения компонентов (CMA) обеспечивает криптографическую подпись встроенного ПО. Интеграция и шифрование данных (IDE) обеспечивает безопасность системы на уровне пакетов для предотвращения физических атак. Сочетая IDE с контроллером, он может обеспечить эффективную защиту при высокой скорости полосы пропускания 64 ГТ/с.
- PCIe 7.0
После того, как AMD впервые запустила PCIe 4.0, Intel начала популяризировать PCIe 5.0 в прошлом году. Хотя спецификация PCIe 6.0 была анонсирована только в начале этого года, организация по стандартизации PCI SIG официально объявила о разработке PCIe 7.0 и представила предварительные основные параметры. Подобно изменениям в предыдущих поколениях, PCIe 7.0 снова удваивает пропускную способность на основе PCIe 6.0 до 128 ГТ/с, а канал x16 может достигать 512 ГБ/с в обоих направлениях. Даже для каналов x2/x4, обычно используемых твердотельными накопителями, теоретические пиковые скорости увеличиваются до 64 ГБ/с и 128 ГБ/с соответственно.
Что касается деталей, PCIe 7.0, как и 6.0, использует новую модуляцию PAM4 и кодировку 1b/1b. Стоит отметить, что PCIe 7.0 по-прежнему сохраняет обратную совместимость. Организация PCI SIG заявила, что следующий проект будет посвящен оптимизации параметров каналов и повышению энергоэффективности. Согласно плану, стандарт PCIe 7.0 будет завершен в 2025 году, и считается, что он не будет полностью популярен до 2028 года; Хотя мы прилагаем все усилия для продвижения новых технологий, я хотел бы задать вопрос: сколько времени пройдет, прежде чем мы увидим официальный выпуск продуктов PCIe 6.0?