코히어런트 광 통신에서 DSP를 사용하는 방법?

코히어런트 전송의 탄생은 광 전송 네트워크를 변화시켰고 전자 디지털 신호 프로세서(DSP)의 도입은 MAN 및 장거리 WDM 네트워크의 용량을 증가시키는 핵심 동인이 되었습니다.

과거에는 파장 용량 증가가 광원, 변조기 및 검출기의 속도 진화에 따라 좌우되었지만 DSP 및 DSP가 구현하는 관련 복잡한 변조 코딩은 네트워크 용량 증가의 주요 동인이 되었습니다.

광 전송 속도가 400Gbps 웨이브마다 코히어런트 DSP의 중요성이 커짐에 따라 광 공급업체와 산업 환경에 중대한 변화의 가능성이 열립니다.

 

DSP 란 무엇입니까? 원리 및 구성

DSP는 디지털 신호 처리 기술, DSP 칩은 디지털 신호 처리 기술을 구현할 수 있는 칩을 말하며, 정보를 즉시 처리할 수 있는 고유한 빠르고 강력한 마이크로 프로세서입니다. DSP 칩의 내부 Harvard 구조는 별도의 프로그램 및 데이터와 특수 하드웨어 승수를 사용하여 다양한 디지털 신호 처리 알고리즘을 빠르게 구현하는 데 사용할 수 있습니다. 오늘날의 디지털 시대의 맥락에서 DSP는 통신, 컴퓨터, 가전 제품 및 기타 분야의 기본 장치가 되었습니다.

 

DSP 모듈 원리

DSP 모듈은 코히어런트 수신기의 출력에서 ​​얻은 두 개의 편파 전기 신호를 처리하고 아래와 같이 기능 모듈의 처리 후 원래 신호의 복구를 완료합니다. DSP의 주요 임무는 아날로그 신호를 샘플링하고 양자화하고 아날로그 신호를 디지털 신호로 변환하고 광섬유 링크에서 색 분산 및 편광 모드 분산을 제거하고 캐리어 주파수를 완성하는 것입니다. off세트 추정, 반송파 위상 복구 및 기타 기능, DSP 및 전체 아날로그 아키텍처 분석.

DSP 모듈 기능 블록 다이어그램

 

DSP 모듈 구성

클록 동기화 및 ADC 모듈

디지털 클럭은 일반적으로 보간 필터를 사용하여 복구되는데, 이는 심볼 클럭(T)과 ADC 샘플링 클럭(Ts)이 서로 독립적이므로 송신 심볼 클럭(T)과 조정된 수신기 샘플링 클럭(Ti)을 만들기 위해 ) 동기화, 수신기의 심볼 샘플링 순간을 변조하는 것이 필요합니다.

주요 알고리즘으로 보간 필터를 사용하는 것은 디지털 시계 기술의 보다 성숙한 복구로, 디지털 수신기가 올바른 채택 모델(심볼 시계와 동기화됨)을 출력하도록 하기 위해, 즉 수신기 샘플링 모멘트를 일반적으로 조정합니다. 개방 루프 구조의 심볼 클록 동기화 알고리즘을 사용합니다.

 

등화 및 편광 역다중화 모듈

편파 신호 간의 간섭과 채널의 비이상성을 다루기 위해서는 신호 처리를 위한 편파 역다중화 및 등화 기술을 적용할 필요가 있다. 첫째, 편파 역다중화 기능은 구조화된 필터를 사용하여 구현되며, 이 필터는 전송 중 개별 편파 신호에 의해 생성되는 어느 정도의 편향으로 인해 발생하는 편파 신호 간의 간섭을 상쇄하도록 설계되었습니다. 또한 적응형 등화 기법은 비이상적인 채널 특성으로 인한 광섬유 링크 전송 시 발생하는 손상과 주로 XNUMX차 편광 모드 분산 및 광섬유로 인한 선형 손상을 처리하도록 설계되었습니다.

 

진동수 off추정 및 위상 검색 모듈 설정

수신된 신호를 정확하게 복조하기 위해 주파수 off반송파 신호의 추정을 설정해야 합니다. 주된 이유는 수신 신호가 국부 발진 신호의 피드백 제어가 없기 때문에 간섭성 광 수신기의 국부 발진 소스로부터 주파수 원격성을 갖기 때문에 주파수 방법 off집합 추정은 수신기에서 구현되어야 합니다.

 

코히어런트 광통신에 DSP 기술을 사용하는 이유는 무엇입니까?

코히런트 검출과 DSP 기술의 결합은 전기 영역에서 캐리어 위상 동기화 및 편광 추적을 가능하게 하여 전통적인 코히런트 수신에 대한 두 가지 주요 장애물을 제거합니다. DSP를 기반으로 한 일관성 수신기는 구조가 간단하고 하드웨어 투명성이 있어 전기 영역에서 다양한 전송 손상을 보상하고 전송 링크를 단순화하며 전송 비용을 줄일 수 있습니다. 높은 스펙트럼 효율 전송을 달성하기 위해 M-선 변조 및 편광 다중화를 지원합니다.

 

DSP 기술을 사용할 때의 단점과 해결 방법은 무엇입니까?

DSP는 DAC/ADC 및 알고리즘을 도입하기 때문에 아날로그 기술을 기반으로 하는 기존 CDR 칩보다 전력 소비가 높아야 합니다. 이것은 모듈과 미래의 스위치 패널의 열 설계 모두에 대한 큰 도전입니다. 따라서 전력 관리 및 저전력 설계 기술도 현재 연구의 화두가 되고 있습니다. 실제 작동에서 시스템은 작동 시간의 상당 부분 동안 유휴 상태이거나 낮은 부하이며 이 시간 동안 시스템에서 소비하는 추가 에너지는 저전력 설계 조치로 방지할 수 있습니다.

저전력 설계의 주요 진입점은 필요에 따라 처리 작업을 완료한다는 전제 하에 시스템 운영의 실제 부하에 따라 시스템 성능을 합리적으로 조정하여 시스템의 저전력 운영을 달성하는 것입니다. . 이 목표를 달성하려면 시스템에서 안정적인 저성능 작동 메커니즘을 구현하고 시스템의 각 구성 요소를 효과적으로 모니터링하며 시스템 전력 소비를 관리하기 위한 합리적인 전략을 채택해야 합니다.